Cadence設(shè)計系統(tǒng)公司發(fā)布了電子開發(fā)工具SPB 16.2版本，全力解決電流與新出現(xiàn)的芯片封裝設(shè)計問題。最新版本提供了高級IC封裝／系統(tǒng)級封裝（SiP）小型化，設(shè)計周期縮減和DFM驅(qū)動設(shè)計．以及一個壘新的電源完整性建橫解決方案。這些新功能可以提高從事單芯片和多芯片封裝／SiP的數(shù)字、模擬、RF和混合信號IC封裝設(shè)計師的效率。

新版本推出了新規(guī)則和約束導向型自動化能力，解決了高密度互連（HDI）襯底制造的設(shè)計方法學問題，而這對于提高小型化和功能密度來說是一個重要的促進因素，因而得以使總體的封裝尺寸大大縮小。通過促成團隊型設(shè)計，多個設(shè)計師可以同時進行同一個設(shè)計，有效縮短設(shè)計周期，實現(xiàn)快速上市。

在無線設(shè)備以及使用電池的設(shè)備巾，高效的供電阱絡(luò)（PDN）對于低功耗設(shè)計和滿足功耗管理目標至關(guān)重要。新的電源完整性技術(shù)讓設(shè)計師能夠高效率地解決供電設(shè)計問題，實現(xiàn)用電的充分性、高效性和穩(wěn)定性。Bayside Design首席技術(shù)官Kevein Roselle說，尖端的復雜高速IC帶來了非常有挑戰(zhàn)性的IC封裝設(shè)計，包括物理實現(xiàn)及信號和功率完整性等方面。隨著現(xiàn)在對于產(chǎn)品小型化，提高設(shè)計師效率及實現(xiàn)高效PDN設(shè)計的美注．SPB16.2將會幫助設(shè)計師更好地解決設(shè)計挑戰(zhàn)。Cadence產(chǎn)品營銷部主管Steve Kamin表示．在新版本中．他們?yōu)镮C封裝與SiP技術(shù)提供了重要的改進，很高興看到Bayside Design等設(shè)計公司從中實現(xiàn)了設(shè)計能力的提升。Ca-denee致力于與設(shè)計鏈上的主要廠商建立聯(lián)系，從而改他們的技術(shù)，井保持Cadence在幫助設(shè)計師實現(xiàn)，甚至超越其設(shè)計目標方面的領(lǐng)先地位。

此外，通過與制造設(shè)備領(lǐng)先廠商Kulicke＆Sofia達成協(xié)議，Cadence使用Kulicke＆Sofia認證的鍵臺線IP配置庫．實現(xiàn)了DFM導向型鍵臺線設(shè)計．提高了產(chǎn)出率井減少了制造延遲。Kulicke＆Sofia產(chǎn)品營銷經(jīng)理PaulReid認為，隨著鍵合線封裝變得越來越復雜，為了避免制造問題，設(shè)計師正面臨著設(shè)計內(nèi)DFM匹配性的挑戰(zhàn)，而該公司現(xiàn)在可以通過SPB平臺向設(shè)計者提供面向DFM鍵合線配置庫。
責任編輯：tzh