国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

動態更改UltraScale/UltraScale+ GTH/GTY收發器線速率設置的方法

YCqV_FPGA_EETre ? 來源:FPGA開發圈 ? 2020-09-03 10:04 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本篇博文主要講解了動態更改 UltraScale/UltraScale+ GTH/GTY 收發器線速率設置的方法。

您是否曾想過要使用 UltraScale/UltraScale+ GTH/GTY 收發器來動態更改線速率設置?

有許多客戶會將 GTH/GTY 收發器用于其自己的通信協議,因此詢問我們如何才能使用收發器來更改線速率。

在 Vivado IP Catalog 的 UltraScale FPGAs TransceiversWizard 中僅含一項線速率設置。

由于 UltraScale/UltraScale+ GTH/GTYTransceiver Wizard 不允許更改線速率設置,因此必須由收發器用戶手動執行更改。

1.如何通過 DRP 接口更改線速率

(a) 生成收發器 IP

使用要實現的線速率配置生成收發器 IP。

(b) 生成設計樣本

(c) 對設計樣本執行邏輯綜合

單擊 Flow Navigator 中的“運行綜合 (Run Synthesis)”:

綜合完成后,選擇“打開已綜合的設計 (Open Synthesized Design)”以打開網表。

(d) 運行隨附的腳本

在 Tcl 控制臺 (Tcl console) 中運行gt_Attributes_97.tcl腳本:

執行此腳本即可將“Channel/Common”屬性輸出到gtParams.txt文件。

并且,GTH/GTY 中的屬性和修復后的 GTH/GTY 端口也都將包含在同一個文件中輸出,以便于您進行比較。

針對要實現的每項 GTH/GTY 配置重復上述步驟 (a) 到 (d)。

(e) 比較輸出

通過比較來自 GTH/GTY 配置的gtParams.txt輸出,即可立即查看不同的屬性。

(f) 動態重配置端口接口 (DRP I/F)

所需屬性必須通過 DRP I/F 來設置。

在 (UG576)/(UG578) 的附錄 B/C 中詳列了每個屬性的地址。

如果您不熟悉 DRP I/F,請參閱 (UG576)/(UG578) 的第 2 章,以獲取更多信息。

(g) 復位

在 DRP I/F 上設置完屬性后,必須先再次執行復位,然后才能使用 GTH/GTY。

注:建議最好使用此腳本生成gtParams.txt,然后再進行比較,而不是直接比較封裝器 RTL。

由于除 Channel 和 Common 屬性外,還可比較修復后的外部端口,因此您可放心更改這些屬性。

2.更改 CPLL 校準模塊的設置

如果在設計中使用了 CPLL,那么必須在 CPLL 校準模塊中更改信號

請參閱(賽靈思答復記錄 70485),以獲取有關更改信號所需的設置更改的信息

【答復記錄70485,https://china.xilinx.com/support/answers/70485.html】

綜上,如需動態更改UltraScale/UltraScale+ GTH/GTY 的線速率,請遵循上述步驟 (1) 和 (2) 進行操作。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 收發器
    +關注

    關注

    10

    文章

    3819

    瀏覽量

    111193
  • IP
    IP
    +關注

    關注

    5

    文章

    1863

    瀏覽量

    155835
  • UltraScale
    +關注

    關注

    0

    文章

    126

    瀏覽量

    32361

原文標題:開發者分享 | 如何動態更改 UltraScale/UltraScale+ GTH/GTY 線速率

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發圈】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    第二代AMD Kintex UltraScale+ FPGA的亮點

    第二代 AMD Kintex UltraScale+ FPGA 可有效賦能專業音視頻、廣播、醫療、機器視覺、機器人技術及測試測量等領域的開發者,助力其打造兼具卓越性能和可靠性的強大系統,即使是面對
    的頭像 發表于 03-03 11:32 ?492次閱讀
    第二代AMD Kintex <b class='flag-5'>UltraScale+</b> FPGA的亮點

    探索TLK3131單通道多速率收發器:特性、應用與設計要點

    探索TLK3131單通道多速率收發器:特性、應用與設計要點 在當今高速數據傳輸的時代,單通道多速率收發器在眾多領域中發揮著至關重要的作用。TI的TLK3131單通道多
    的頭像 發表于 02-27 15:55 ?122次閱讀

    【ALINX選型】AMD Kintex UltraScale+ 系列 FPGA 開發板速選

    、高速 IO 能力與整體功耗之間保持了較好的工程平衡。 XCKU15P 配備了: 豐富的高速串行收發器GTY/GTH) 成熟穩定的 PCIe Gen3 支持能力 足夠多的 LUT / BRAM
    的頭像 發表于 01-16 09:47 ?173次閱讀
    【ALINX選型】AMD Kintex <b class='flag-5'>UltraScale+</b> 系列 FPGA 開發板速選

    使用Aurora 6466b協議實現AMD UltraScale+ FPGA與AMD Versal自適應SoC的對接

    在本博客中,我們將介紹使用 Aurora 6466b 協議實現 AMD UltraScale+ FPGA 與 AMD Versal 自適應 SoC 的對接。我們還將涵蓋有關 IP 配置、FPGA 之間的連接、時鐘設置以及復位拓撲結構的詳細信息。
    的頭像 發表于 01-13 14:04 ?3409次閱讀
    使用Aurora 6466b協議實現AMD <b class='flag-5'>UltraScale+</b> FPGA與AMD Versal自適應SoC的對接

    如何在Zynq UltraScale+ MPSoC平臺上通過JTAG啟動嵌入式Linux鏡像

    流程教程)。本文則進一步講解如何在 Zynq UltraScale+ MPSoC 平臺上通過 JTAG 逐步啟動 Linux,并提供了完整的過程與關鍵命令。只要按步驟操作,即使是復雜的 Linux 鏡像也能成功通過 JTAG 啟動。
    的頭像 發表于 01-13 11:45 ?4393次閱讀

    深入剖析TLK6002:高性能多速率收發器的技術詳解

    深入剖析TLK6002:高性能多速率收發器的技術詳解 在高速數據傳輸領域,德州儀器(TI)的TLK6002多速率收發器憑借其卓越的性能和豐富的功能,成為了眾多應用場景的理想選擇。本文將
    的頭像 發表于 12-28 16:30 ?514次閱讀

    深入解析TLK6002:高性能多速率收發器的技術洞察

    深入解析TLK6002:高性能多速率收發器的技術洞察 在高速數據傳輸領域,多速率收發器是實現高效、穩定通信的關鍵組件。TI公司的TLK6002多速率
    的頭像 發表于 12-24 16:30 ?225次閱讀

    AMD UltraScale架構:高性能FPGA與SoC的技術剖析

    的性能,成為了眾多工程師的首選。本文將深入剖析UltraScale架構的各個方面,為電子工程師們提供全面的技術參考。 文件下載: AMD ,Xilinx Artix? UltraScale+
    的頭像 發表于 12-15 14:35 ?555次閱讀

    現已上市:AMD Spartan UltraScale+ FPGA SCU35 評估套件——面向所有開發人員的經濟實惠平臺

    設計。 靈活、可靠且高能效的連接 這款新的評估套件使用戶 能夠驗證 Spartan UltraScale+ SU35P FPGA,并連接套件提供的各種接口選項。 它面向需要高 I/O、低功耗、多傳感配置
    的頭像 發表于 11-27 10:52 ?449次閱讀

    AMD Spartan UltraScale+ FPGA的優勢和亮點

    AMD Spartan UltraScale+ FPGA 集小型封裝、先進的 I/O 功能與低功耗等優勢于一體。該系列 FPGA 配備高速 16.3 Gb/s 收發器、內置的外部內存控制以及
    的頭像 發表于 10-17 10:16 ?785次閱讀
    AMD Spartan <b class='flag-5'>UltraScale+</b> FPGA的優勢和亮點

    Kintex UltraScale 純 FPGA 開發平臺,釋放高速并行計算潛能,高性價比的 FPGA 解決方案

    璞致電子PZ-KU060-KFB開發板采用Xilinx Kintex UltraScale KU060芯片,提供高密度并行計算能力,配備4GB DDR4內存、20對GTH高速收發器和多種擴展接口
    的頭像 發表于 08-18 13:28 ?720次閱讀
    Kintex <b class='flag-5'>UltraScale</b> 純 FPGA 開發平臺,釋放高速并行計算潛能,高性價比的 FPGA 解決方案

    璞致電子 UltraScale+ RFSoC 架構下的軟件無線電旗艦開發平臺

    璞致電子 PZ-ZU49DR-KFB 開發板基于 Xilinx ZYNQ UltraScale+ RFSoC XCZU49DR 主控制,以 "ARM+FPGA 異構架構" 為
    的頭像 發表于 08-06 10:08 ?1146次閱讀
    璞致電子 <b class='flag-5'>UltraScale+</b> RFSoC 架構下的軟件無線電旗艦開發平臺

    AMD FPGA異步模式與同步模式的對比

    本文講述了AMD UltraScale /UltraScale+ FPGA 原生模式下,異步模式與同步模式的對比及其對時鐘設置的影響。
    的頭像 發表于 07-07 13:47 ?1636次閱讀

    AMD Spartan UltraScale+ FPGA 開始量產出貨

    高 I/O、低功耗及先進的安全功能,適用于成本敏感型邊緣應用 AMD 很高興宣布,Spartan UltraScale+ 成本優化型系列的首批器件現已投入量產! 三款最小型的器件——SU10P
    的頭像 發表于 06-18 10:32 ?2317次閱讀
    AMD Spartan <b class='flag-5'>UltraScale+</b> FPGA 開始量產出貨

    Xilinx Ultrascale系列FPGA的時鐘資源與架構解析

    。Ultrascale+采用16ns,有3個系列:Artix,Kintex,Virtex。不僅是工藝制程方面,在其他方面也存在較大改進,如時鐘資源與架構,本文將重點介紹Ultrascale的時鐘資源與架構,Ultrascale+
    的頭像 發表于 04-24 11:29 ?2604次閱讀
    Xilinx <b class='flag-5'>Ultrascale</b>系列FPGA的時鐘資源與架構解析