SARADC也經常被稱為二進制搜索ADC，主要應用于中高分辨率和中高轉換速率的場合。其工作原理是基于二進制算法搜索的方法，通過對輸入信號進行采樣，將得到采樣值依次與D/A網絡生成的參考電壓值進行比較，最后得到由最高位到最低位的邏輯輸出。基本結構如圖1所示：主要包括采樣保持電路（S/H）、比較器、D/A轉換網絡和SAR邏輯控制電路。

圖1SARADC結構示意圖

模擬輸入信號經采樣保持之后（VIN），送到比較器的一個輸入端;SAR邏輯控制電路將最高位（MSB）D_（N-1）預置為高電平，經過D/A轉換網絡產生一個參考電壓值，接到比較器的另一輸入端;這兩個電壓值進行比較得到最高位D_（N-1）的值，同時比較器的輸出（“0”或“1”）反饋到SAR邏輯控制電路，將次高位D_（N-2）預置為高電平。按照上述的比較方法，依次類推，直到確定最低位的值為止，這樣就完成了一次數據的轉換。

對N位的SARADC，至少需要進行N次比較，得到完整的數據輸出。圖2給出了3位SARADC逐次比較過程。

圖23bitSARADC逐次比較過程示意圖

SARADC以低功耗、無運放、低電壓等優點在超深亞微米工藝下有很大的發展與應用前景。