国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

一文讀懂PCB疊層設計

云創硬見 ? 來源:云創硬見 ? 作者:電子工程師筆記 ? 2020-04-13 09:34 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

總的來說疊層設計主要要遵從兩個規矩:

1. 每個走線層都必須有一個鄰近的參考層(電源或地層);

2. 鄰近的主電源層和地層要保持最小間距,以提供較大的耦合電容;

下面列出從兩層板到八層板的疊層來進行示例講解:

一、單面PCB板和雙面PCB板的疊層

對于兩層板來說,由于板層數量少,已經不存在疊層的問題。控制EMI輻射主要從布線和布局來考慮;

單層板和雙層板的電磁兼容問題越來越突出。造成這種現象的主要原因就是因是信號回路面積過大,不僅產生了較強的電磁輻射,而且使電路對外界干擾敏感。要改善線路的電磁兼容性,最簡單的方法是減小關鍵信號的回路面積。

關鍵信號:從電磁兼容的角度考慮,關鍵信號主要指產生較強輻射的信號和對外界敏感的信號。能夠產生較強輻射的信號一般是周期性信號,如時鐘或地址的低位信號。對干擾敏感的信號是指那些電平較低的模擬信號。

單、雙層板通常使用在低于10KHz的低頻模擬設計中:

1)在同一層的電源走線以輻射狀走線,并最小化線的長度總和;

2)走電源、地線時,相互靠近;在關鍵信號線邊上布一條地線,這條地線應盡量靠近信號線。這樣就形成了較小的回路面積,減小差模輻射對外界干擾的敏感度。當信號線的旁邊加一條地線后,就形成了一個面積最小的回路,信號電流肯定會取道這個回路,而不是其它地線路徑。

3)如果是雙層線路板,可以在線路板的另一面,緊靠近信號線的下面,沿著信號線布一條地線,一線盡量寬些。這樣形成的回路面積等于線路板的厚度乘以信號線的長度。

二、四層板的疊層

1. SIG-GND(PWR)-PWR (GND)-SIG;

2. GND-SIG(PWR)-SIG(PWR)-GND;

對于以上兩種疊層設計,潛在的問題是對于傳統的1.6mm(62mil)板厚。層間距將會變得很大,不僅不利于控制阻抗,層間耦合及屏蔽;特別是電源地層之間間距很大,降低了板電容,不利于濾除噪聲。

對于第一種方案,通常應用于板上芯片較多的情況。這種方案可得到較好的SI性能,對于EMI性能來說并不是很好,主要要通過走線及其他細節來控制。主要注意:地層放在信號最密集的信號層的相連層,有利于吸收和抑制輻射;增大板面積,體現20H規則。

對于第二種方案,通常應用于板上芯片密度足夠低和芯片周圍有足夠面積(放置所要求的電源覆銅層)的場合。此種方案PCB的外層均為地層,中間兩層均為信號 /電源層。信號層上的電源用寬線走線,這可使電源電流的路徑阻抗低,且信號微帶路徑的阻抗也低,也可通過外層地屏蔽內層信號輻射。從EMI控制的角度看, 這是現有的最佳4層PCB結構。

主要注意:中間兩層信號、電源混合層間距要拉開,走線方向垂直,避免出現串擾;適當控制板面積,體現20H規則;如果要控 制走線阻抗,上述方案要非常小心地將走線布置在電源和接地鋪銅島的下邊。另外,電源或地層上的鋪銅之間應盡可能地互連在一起,以確保DC和低頻的連接性。

三、六層板的疊層

對于芯片密度較大、時鐘頻率較高的設計應考慮6層板的設計,推薦疊層方式:

1.SIG-GND-SIG-PWR-GND-SIG;

對于這種方案,這種疊層方案可得到較好的信號完整性,信號層與接地層相鄰,電源層和接地層配對,每個走線層的阻抗都可較好控制,且兩個地層都是能良好的吸收磁力線。并且在電源、地層完整的情況下能為每個信號層都提供較好的回流路徑。

2.GND-SIG-GND-PWR-SIG -GND;

對于這種方案,該種方案只適用于器件密度不是很高的情況,這種疊層具有上面疊層的所有優點,并且這樣頂層和底層的地平面比較完整,能作為一個較好的屏蔽層 來使用。需要注意的是電源層要靠近非主元件面的那一層,因為底層的平面會更完整。因此,EMI性能要比第一種方案好。

小結:對于六層板的方案,電源層與地層之間的間距應盡量減小,以獲得好的電源、地耦合。但62mil的板厚,層間距雖然得到減小,還是不容易把主電源與地 層之間的間距控制得很小。對比第一種方案與第二種方案,第二種方案成本要大大增加。因此,我們疊層時通常選擇第一種方案。設計時,遵循20H規則和鏡像層 規則設計

四、八層板的疊層

1、由于差的電磁吸收能力和大的電源阻抗導致這種不是一種好的疊層方式。它的結構如下:

1.Signal 1 元件面、微帶走線層

2.Signal 2 內部微帶走線層,較好的走線層(X方向)

3.Ground

4.Signal 3 帶狀線走線層,較好的走線層(Y方向)

5.Signal 4 帶狀線走線層

6.Power

7.Signal 5 內部微帶走線層

8.Signal 6 微帶走線層

2、是第三種疊層方式的變種,由于增加了參考層,具有較好的EMI性能,各信號層的特性阻抗可以很好的控制

1.Signal 1 元件面、微帶走線層,好的走線層
2.Ground 地層,較好的電磁波吸收能力
3.Signal 2 帶狀線走線層,好的走線層
4.Power 電源層,與下面的地層構成優秀的電磁吸收 5.Ground 地層
6.Signal 3 帶狀線走線層,好的走線層
7.Power 地層,具有較大的電源阻抗
8.Signal 4 微帶走線層,好的走線層

3、最佳疊層方式,由于多層地參考平面的使用具有非常好的地磁吸收能力。

1.Signal 1 元件面、微帶走線層,好的走線層
2.Ground 地層,較好的電磁波吸收能力
3.Signal 2 帶狀線走線層,好的走線層
4.Power 電源層,與下面的地層構成優秀的電磁吸收 5.Ground 地層
6.Signal 3 帶狀線走線層,好的走線層
7.Ground 地層,較好的電磁波吸收能力
8.Signal 4 微帶走線層,好的走線層

對于如何選擇設計用幾層板和用什么方式的疊層,要根據板上信號網絡的數量,器件密度,PIN密度,信號的頻率,板的大小等許多因素。對于這些因素我們要綜 合考慮。對于信號網絡的數量越多,器件密度越大,PIN密度越大,信號的頻率越高的設計應盡量采用多層板設計。為得到好的EMI性能最好保證每個信號層都 有自己的參考層。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    463

    文章

    54010

    瀏覽量

    466057
  • pcb
    pcb
    +關注

    關注

    4404

    文章

    23878

    瀏覽量

    424270
  • PCB設計
    +關注

    關注

    396

    文章

    4921

    瀏覽量

    95268
  • 可制造性設計

    關注

    10

    文章

    2066

    瀏覽量

    16461
  • 疊層設計
    +關注

    關注

    0

    文章

    30

    瀏覽量

    6524
  • 華秋DFM
    +關注

    關注

    20

    文章

    3515

    瀏覽量

    6398
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    西門子PCB設計工具Z-planner Enterprise 2510版本的新增功能

    Z-planner Enterprise 是設計工具,專注于管理和優化您的 PCB
    的頭像 發表于 01-04 16:17 ?246次閱讀
    西門子<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設計工具Z-planner Enterprise 2510版本的新增功能

    天合光能鈣鈦礦/晶體硅電池效率及組件功率雙雙刷新世界紀錄

    (Fraunhofer ISE CalLab)權威認證,最高轉換效率達到32.6%,刷新該尺寸電池效率世界紀錄。同時,基于此電池集成的面積為3.1 m2的工業化標準尺寸組件,經
    的頭像 發表于 12-16 17:03 ?454次閱讀

    固態電容:小型化封裝,釋放PCB更多空間

    固態電容通過小型化封裝設計,顯著釋放PCB空間,同時保持高性能與可靠性,成為高密度電子系統的理想選擇。
    的頭像 發表于 12-05 16:15 ?673次閱讀

    電容是如何實現高頻噪聲抑制的?

    主題:求解電容的高頻秘訣:其工藝是如何實現極低ESL和高自諧振頻率的? 我們了解到超低ESR
    發表于 12-04 09:19

    晶科能源再度實現鈣鈦礦/TOPCon電池轉換效率突破

    %的最高轉換效率,實現了第32次打破電池效率和組件功率世界紀錄,標志著其在下代鈣鈦礦技術領域取得重大進展。
    的頭像 發表于 12-02 17:50 ?1545次閱讀

    固態電容的性能優勢

    固態電容(MLPC)憑借其獨特的結構設計與材料特性,在性能上展現出顯著優勢,尤其在小型化、高頻特性、抗振性、高溫穩定性及安全性方面表現突出,以下是詳細分析: 、小型化與高容量密度:突破空間限制
    的頭像 發表于 11-26 09:30 ?835次閱讀

    貼片電感代理-電感的實際應用

    電感,作為種基于多層陶瓷或磁性材料制成的電感元件,以其小型化、高頻特性好、品質因數高、散熱性能好及抗干擾能力強等優勢,在消費電子、工業自動化及汽車電子等領域得到了廣泛應用。以下將詳細闡述
    的頭像 發表于 08-22 17:38 ?885次閱讀
    貼片電感代理-<b class='flag-5'>疊</b><b class='flag-5'>層</b>電感的實際應用

    如何為EMC設計選擇PCB結構

    在設計電磁兼容性(EMC)表現優異的 PCB 時,結構的選擇是需要掌握的核心概念之。
    的頭像 發表于 07-15 10:25 ?6537次閱讀
    如何為EMC設計選擇<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>結構

    Allegro Skill工藝輔助之導入模板

    PCB設計中,導入模板能夠確保設計的標準化和規范化,避免因手動設置參數而可能出現的錯誤或不
    的頭像 發表于 07-10 17:10 ?3179次閱讀
    Allegro Skill工藝輔助之導入<b class='flag-5'>疊</b><b class='flag-5'>層</b>模板

    PCB設計避坑指南

    ?當產品工作溫度升高時,PCB是否出現意外故障?這些痛點很可能源自不合理的設計。當我們面對越來越高速的電路設計,合理的結構已成為項目
    的頭像 發表于 06-25 07:36 ?2880次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設計避坑指南

    PCB設計避坑指南

    突然惡化 ?當產品工作溫度升高時,PCB是否出現 意外故障 ?這些痛點很可能源自不合理的設計。 當我們面對越來越高速的電路設計,合理的
    發表于 06-24 20:09

    天合光能再度刷新組件功率世界紀錄

    繼6月9日宣布鈣鈦礦/晶體硅30.6%組件效率及829W組件功率雙世界紀錄后,天合光能今日再傳喜訊——
    的頭像 發表于 06-13 15:58 ?964次閱讀

    捷多邦專家解讀:如何選擇最優PCB方案?

    PCB設計中,多層板的設計直接影響信號完整性、電源分配和EMC性能。合理的結構不僅能提升電路板的可靠性,還能優化生產成本。作為行業
    的頭像 發表于 05-11 10:58 ?797次閱讀

    效率超30%!雙面鈣鈦礦/晶硅電池的IBC光柵設計與性能優化

    路徑,重點探討IBC結構和光柵設計對效率的提升作用,為下代高效太陽能電池的開發提供了理論和實驗依據。電池結構與材料選擇MillennialSolar四端雙面
    的頭像 發表于 04-16 09:05 ?1441次閱讀
    效率超30%!雙面鈣鈦礦/晶硅<b class='flag-5'>疊</b><b class='flag-5'>層</b>電池的IBC光柵設計與性能優化

    高頻 PCB 設計:牽發而動全身,優化策略大起底

    RF PCB堆疊是種設計方法,其中多個印刷電路板(PCB以特定結構堆疊在起,以實現電子元件的連接和功能。 通過堆疊,設計人員能夠在有
    的頭像 發表于 03-07 13:46 ?815次閱讀
    高頻 <b class='flag-5'>PCB</b> <b class='flag-5'>疊</b><b class='flag-5'>層</b>設計:牽<b class='flag-5'>一</b>發而動全身,優化策略大起底