本應用說明旨在幫助用戶利用能夠實現優良 RF 性能的設計實踐，設計 EFR32 Wireless Gecko Series 2產品組合的PCB。

匹配原則載于應用說明 AN930.2：EFR32 Series 2 2.4 GHz匹配指南。以下應用說明詳細介紹了MCU 相關的主題：AN0918.2：Wireless Gecko Series 1 至Series 2 兼容性和遷移指南，AN0948：電源配置和 DC-DC 以及 AN0955：CRYPTO。

Silicon Labs MCU 和無線入門套件以及 Simplicity Studio 提供強大的開發和調試環境。為利用自定義硬件的功能和特性，Silicon Labs 推薦在自定義硬件設計中包含調試和編程接口連接器。有關包含這些連接器接口的詳細信息和優點在 AN958：自定義設計的調試和編程接口中有詳細闡述。

EFR32 的電源配置載于 AN0002.2：EFR32 Wireless Gecko Series 2 硬件設計注意事項。RF 性能很大程度上依賴于 PCB 布局以及匹配網絡的設計。

此應用指南支持以下EFR32 Series 2設備：

EFR32Mighty Gecko （EFR32MG21）

EFR32 BlueGecko （EFR32BG21）

為實現最佳性能，Silicon Labs 建議使用下列部分所述的 PCB 布局設計指南。

內容要點

提供參考示意圖和 PCB 布局

列出并描述所有主要設計原則

提供所有設計原則的摘要對照表

免費下載中文版EFR32第二代無線平臺布局設計指南：https://www.silabs.com/documents/public/application-notes/an928.2-efr32-series2-layout-design-guide-cn.pdf

EFR32第二代無線SoC平臺的設計建議已使用 Silicon Labs 提供的參考設計完成廣泛測試。建議設計者按原樣使用參考設計，因為其能夠盡可能減小寄生現象導致或不良元件布置和 PCB 排線產生的失諧作用。EFR32 參考設計文件位于Simplicity Studio 的“套件文檔”選項卡下。

設計的緊湊型 RF 部分（不包括 50 Ω 單端天線）以藍框圈出，強烈建議使用圈出的 RF 布局，以避免出現任何可能的失諧作用。下圖顯示了設計中圈出的緊湊型 RF 部分。

BRD4180A 無線電板的頂層（左側）和 RF 部分的組裝圖（右側）

MCU VDD 濾波電容的布局也應盡可能參照參考設計。如果布局無法遵循參考設計（由于 PCB 尺寸和形狀限制），建議采用下列部分所述的布局設計規則。

EFR32第二代無線SoC平臺的布局設計指南設計 RF 相關布局以實現優良 RF 性能的一般指南如下：

對于自定義設計，請盡可能使用與參考設計相同數量的 PCB 層。與參考PCB 層數出現偏差會導致不同的 PCB 寄生電容，無法實現匹配網絡的最佳形態。如果需要層數與參考設計不同的設計，請確保頂層和內部第一層之間的距離與參考設計相似，因為這個距離決定了接地的寄生電容值。否則可能會出現匹配網絡失調，可能需要微調元件值。

請使用盡可能連續和統一的接地層金屬，特別是頂層和底層。

避免接地層金屬分離，尤其是在匹配網絡的底層和 RFIC GND 引腳/裸焊盤之間。

請使用盡可能多的接地孔（尤其是在 GND 引腳附近），以盡可能降低不同層的接地灌流和 GND 引腳之間的串聯寄生電感。

請沿 PCB 邊緣和內部 GND 金屬灌流邊緣使用一系列 GND 針腳孔。孔之間的最大距離應小于第 10 次諧波的 Lambda/10（參考無線電板上孔之間的距離一般為 40–50 mil）。該距離能夠在這些邊緣的彌散場造成的高諧波下降低 PCB 輻射。

對于兩層以上的設計，建議在內層放置盡可能多的走線（甚至是數字走線），確保頂層和底層有大規模的連續 GND 灌流。

避免使用長和/或薄的傳輸線連接與 RF 相關的元件。否則由于分布式寄生電感，可能發生某些失諧作用。此外，請盡可能縮短互連線，降低接地的并聯寄生電容。但是，相鄰分立元件的偶聯可能會增加。

在不同寬度（即不同阻抗）的傳輸線之間使用遞變線路，以減少內部反射。

避免使用回路和長線，以消除共振。它們還可用作不良輻射體，尤其是在諧波上。

請使用一些旁路電容確保優良的 VDD 濾波（尤其是工作頻率范圍）。電容的串聯自諧應靠近濾波頻率。過濾最高頻率的旁路電容應最接近 EFR32 的 VDD 引腳。除基礎頻率外，應過濾晶體/時鐘頻率及其諧波（最高3次），以避免向上變頻激勵。

使用多個孔將晶體殼接地，避免未接地部件的輻射。請勿斷開和懸空任何可能是不良輻射體的金屬。請避免引導電源走線靠近晶體或在晶體下方，或者與晶體信號或時鐘走線并聯。

請避免 GPIO 線路靠近 RF 線、天線或晶體或在其下方，或者與晶體信號并聯。請使用 GPIO 線上盡可能最低的偏差率，降低對 RF 或晶體信號的串擾。

請使用盡可能短的 VDD 走線。VDD 走線可以是隱藏的不良輻射體，以便盡可能簡化 VDD 布線，并使用帶有很多針腳孔的大規模連續 GND 灌流。要簡化 VDD 布線，請盡量避免 VDD 走線的星形拓撲（即避免連接一個通用點中的所有 VDD 走線）。

在天線附近使用絲網會對天線的絕緣環境造成輕微的影響。盡管這一影響通常可以忽略，但是請盡量避免在天線或天線灌流遮擋區使用絲網。

基于 BRD4180A 20 dBm 無線電板的 2.4 GHz EFR32 Series2 無線平臺布局該部分中顯示的示例基于20 dBm BRD4180A無線電板的布局。主布局設計概念與此布局一同顯示，用于展示基本原理。盡管這些規則將通過使用5元素匹配的設計顯示，但是類似的設計實踐也應通過 3 元素匹配網絡進行應用。BRD4180A無線電板的 RF 部分布局結構示意圖如下。

BRD4180A無線電板的 RF 部分布局（頂層）