国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DFX——并行工程2

DFX設(shè)計(jì)聯(lián)盟 ? 2019-11-11 11:13 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

到底什么是傳統(tǒng)的串行工程,什么又是并行工程呢?

這就類似電路中的串聯(lián)與并聯(lián),若用電器逐個(gè)依次首尾相連,屬于串聯(lián),若首首并連,屬于并聯(lián)。舉個(gè)簡(jiǎn)單的例子,Layout工程師在設(shè)計(jì)一款產(chǎn)品時(shí)時(shí),所有工作由一個(gè)人完成,先布局電源部分,再布局功能部分,最后布局功能小板,這就是串行工程;而同一款產(chǎn)品設(shè)計(jì),由3個(gè)不同的工程師分別布局電源,功能,功能小板,最后整合,這就是并行工程。

串行與并行開發(fā)流程,以PCB設(shè)計(jì)為例,如下圖:

untitled.png


傳統(tǒng)的串行開發(fā)模式有一個(gè)糟糕的開局,也就必然會(huì)有后續(xù)不斷的設(shè)計(jì)更改、設(shè)計(jì)優(yōu)化等。在很多批量生產(chǎn)的設(shè)計(jì)實(shí)踐中,一開始參與的人數(shù)非常少,沒有考慮制造、測(cè)試、裝配、成本、質(zhì)量等因素,在臨近發(fā)布日期的時(shí)候人數(shù)增長(zhǎng)到了峰值,很多人參與到了解決問題的過程中。然而,這些問題本應(yīng)該在一開始就要被清理干凈。

如果一個(gè)項(xiàng)目沒有早期被納入DFX,那么在后期想要使產(chǎn)品具有可制造性、可裝配性,可測(cè)試性,可維護(hù)性,成本優(yōu)化,可維護(hù)性等等,那將變得異常困難,即產(chǎn)品開發(fā)的墨菲定律。在緊張的時(shí)間壓力下,面對(duì)著通過更改訂單實(shí)施DFX的艱巨難題,團(tuán)隊(duì)只會(huì)進(jìn)行簡(jiǎn)單的修改,導(dǎo)致產(chǎn)品的可制造性、產(chǎn)品質(zhì)量等更為不可靠。

簡(jiǎn)單歸納:

- 并行工程要求:產(chǎn)品在一開始就考慮產(chǎn)品整個(gè)生命周期中從概念形成到產(chǎn)品生命周期結(jié)束的所有因素,包括制造、裝配、測(cè)試、質(zhì)量、成本、進(jìn)度計(jì)劃和用戶要求等

- 目標(biāo):并行工程的目標(biāo)為提高質(zhì)量、降低成本、縮短產(chǎn)品開發(fā)周期和產(chǎn)品上市時(shí)間。

- 具體做法:在產(chǎn)品開發(fā)階段,組織多種職能協(xié)同工作的項(xiàng)目組,并使用并行工具,使有關(guān)人員從一開始就獲得對(duì)新產(chǎn)品需求的要求和信息,積極研究涉及本部門的工作業(yè)務(wù),并將所需要求提供給設(shè)計(jì)人員,使許多問題在開發(fā)早期就得到解決,從而保證了設(shè)計(jì)的質(zhì)量,避免了大量的返工浪費(fèi).

然而,決定并行工程成敗的關(guān)鍵因素是資源的可獲得性,充足的資源能夠讓多功能型團(tuán)隊(duì)的各領(lǐng)域?qū)<以谠缙诩Y(jié)并開始工作。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    并行sram芯片介紹,并行sram芯片應(yīng)用場(chǎng)景

    靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)是一種易失性存儲(chǔ)器,即在斷電后數(shù)據(jù)會(huì)丟失,但其無需刷新的特性與由晶體管觸發(fā)器構(gòu)成的存儲(chǔ)單元,確保了在持續(xù)供電期間數(shù)據(jù)的穩(wěn)定與快速訪問。其中,并行SRAM作為一種關(guān)鍵類型
    的頭像 發(fā)表于 02-02 15:02 ?235次閱讀
    <b class='flag-5'>并行</b>sram芯片介紹,<b class='flag-5'>并行</b>sram芯片應(yīng)用場(chǎng)景

    探索PCA9665/PCA9665A:Fm+并行總線到I2C總線控制器的深度解析

    探索PCA9665/PCA9665A:Fm+并行總線到I2C總線控制器的深度解析 在電子設(shè)計(jì)領(lǐng)域,總線控制器扮演著至關(guān)重要的角色,它能夠?qū)崿F(xiàn)不同類型總線之間的通信,為系統(tǒng)的集成和擴(kuò)展提供了強(qiáng)大的支持
    的頭像 發(fā)表于 01-29 15:00 ?174次閱讀

    請(qǐng)問我的for循環(huán)并行結(jié)構(gòu)使用的對(duì)嗎,網(wǎng)上我沒找到太多的介紹并行結(jié)構(gòu)的資料。

    這里我實(shí)驗(yàn)for循環(huán)并行結(jié)構(gòu)對(duì)多個(gè)ip地址的模塊同時(shí)進(jìn)行初始化,然后建立了一個(gè)while循環(huán)嵌套事件結(jié)構(gòu),通過三個(gè)事件分別控制所有模塊的調(diào)零,讀取數(shù)據(jù)和關(guān)閉,但是現(xiàn)在程序有bug。 首先我不知道
    發(fā)表于 01-09 21:19

    串行通訊與并行通訊介紹

    按數(shù)據(jù)傳送的方式,通訊可分為串行通訊與并行通訊,串行通訊是指設(shè)備之間通過少量數(shù)據(jù)信號(hào)線(一般是8根以下), 地線以及控制信號(hào)線,按數(shù)據(jù)位形式一位一位地傳輸數(shù)據(jù)的通訊方式。而并行通訊一般是指使用8
    發(fā)表于 12-11 06:52

    一文看懂AI大模型的并行訓(xùn)練方式(DP、PP、TP、EP)

    大家都知道,AI計(jì)算(尤其是模型訓(xùn)練和推理),主要以并行計(jì)算為主。AI計(jì)算中涉及到的很多具體算法(例如矩陣相乘、卷積、循環(huán)層、梯度運(yùn)算等),都需要基于成千上萬的GPU,以并行任務(wù)的方式去完成。這樣
    的頭像 發(fā)表于 11-28 08:33 ?1857次閱讀
    一文看懂AI大模型的<b class='flag-5'>并行</b>訓(xùn)練方式(DP、PP、TP、EP)

    并行與串行的基本通信方式

    1、并行通信方式:將數(shù)據(jù)字節(jié)的各位用多條數(shù)據(jù)線同時(shí)進(jìn)行傳輸,每位數(shù)據(jù)都需要一條傳輸線。 2、串行通信方式:串行通信是將數(shù)據(jù)字節(jié)分成一位一位的形式在一條傳輸線上逐個(gè)的傳輸,此時(shí)只需要一條數(shù)據(jù)線 3
    發(fā)表于 11-24 06:36

    串行通信和并行通信的區(qū)別是什么

    串行通信和并行通信是數(shù)據(jù)傳輸?shù)膬煞N基本方式,它們?cè)跀?shù)據(jù)傳輸方式、線路設(shè)計(jì)、傳輸效率、應(yīng)用場(chǎng)景等方面存在顯著差異。以下是兩者的詳細(xì)對(duì)比: 一、數(shù)據(jù)傳輸方式 串行通信 : 逐位傳輸 :數(shù)據(jù)按位順序
    的頭像 發(fā)表于 07-22 10:55 ?2719次閱讀

    多節(jié)點(diǎn)并行處理架構(gòu)

    多節(jié)點(diǎn)并行處理架構(gòu)(如MPP架構(gòu))通過分布式計(jì)算和存儲(chǔ)實(shí)現(xiàn)高性能數(shù)據(jù)處理,其核心設(shè)計(jì)及典型應(yīng)用如下: 一、核心架構(gòu)特征 非共享架構(gòu)(Share Nothing)? 每個(gè)節(jié)點(diǎn)擁有獨(dú)立的計(jì)算資源(CPU
    的頭像 發(fā)表于 06-12 08:18 ?625次閱讀
    多節(jié)點(diǎn)<b class='flag-5'>并行</b>處理架構(gòu)

    300 kHz 至 2.0 GHz 5 位數(shù)字衰減器,帶串轉(zhuǎn)并行驅(qū)動(dòng)器 skyworksinc

    圖、接線圖、封裝手冊(cè)、中文資料、英文資料,300 kHz 至 2.0 GHz 5 位數(shù)字衰減器,帶串轉(zhuǎn)并行驅(qū)動(dòng)器真值表,300 kHz 至 2.0 GHz 5 位數(shù)字衰減器,帶串轉(zhuǎn)并行驅(qū)動(dòng)器管腳等資料,希望可以幫助到廣大的電子工程
    發(fā)表于 05-26 18:30
    300 kHz 至 2.0 GHz 5 位數(shù)字衰減器,帶串轉(zhuǎn)<b class='flag-5'>并行</b>驅(qū)動(dòng)器 skyworksinc

    0.01 – 4.0 GHz 7 位數(shù)字衰減器,帶串行和并行驅(qū)動(dòng)器 skyworksinc

    、接線圖、封裝手冊(cè)、中文資料、英文資料,0.01 – 4.0 GHz 7 位數(shù)字衰減器,帶串行和并行驅(qū)動(dòng)器真值表,0.01 – 4.0 GHz 7 位數(shù)字衰減器,帶串行和并行驅(qū)動(dòng)器管腳等資料,希望可以幫助到廣大的電子工程師們。
    發(fā)表于 05-26 18:30
    0.01 – 4.0 GHz 7 位數(shù)字衰減器,帶串行和<b class='flag-5'>并行</b>驅(qū)動(dòng)器 skyworksinc

    并行CRC實(shí)現(xiàn)

    電子發(fā)燒友網(wǎng)站提供《并行CRC實(shí)現(xiàn).pdf》資料免費(fèi)下載
    發(fā)表于 05-20 17:26 ?0次下載

    讀懂極易并行計(jì)算:定義、挑戰(zhàn)與解決方案

    GPU經(jīng)常與人工智能同時(shí)提及,其中一個(gè)重要原因在于AI與3D圖形處理本質(zhì)上屬于同一類問題——它們都適用極易并行計(jì)算。什么是極易并行計(jì)算?極易并行計(jì)算指的是符合以下特征的計(jì)算任務(wù):任務(wù)獨(dú)立性:子任務(wù)
    的頭像 發(fā)表于 04-17 09:11 ?819次閱讀
    讀懂極易<b class='flag-5'>并行</b>計(jì)算:定義、挑戰(zhàn)與解決方案

    用FPGA并行通信讀取位置角度AD2S1210的最快角度更新速率是多少,是1/t16 HZ嗎?

    ADI工程師你好,請(qǐng)問用FPGA并行通信讀取位置角度 AD2S1210的最快角度更新速率是多少,是1/t16 HZ嗎
    發(fā)表于 04-16 06:38

    如何使用S32DS在MPC5775B中并行運(yùn)行兩個(gè)內(nèi)核(core0 和 core2)?

    誰能幫我了解如何使用 S32DS 在 MPC5775B 中并行運(yùn)行兩個(gè)內(nèi)核(core0 和 core2)?
    發(fā)表于 03-31 06:27

    如何使用FPGA驅(qū)動(dòng)并行ADC和DAC芯片,使用不同編碼方式的ADC與DAC時(shí)的注意事項(xiàng)

    ADC和DAC是FPGA與外部信號(hào)的接口,從數(shù)據(jù)接口類型的角度劃分,有低速的串行接口和高速的并行接口。FPGA經(jīng)常用來采集中高頻信號(hào),因此使用并行ADC和DAC居多。本文將介紹如何使用FPGA驅(qū)動(dòng)并行ADC和
    的頭像 發(fā)表于 03-14 13:54 ?2196次閱讀
    如何使用FPGA驅(qū)動(dòng)<b class='flag-5'>并行</b>ADC和DAC芯片,使用不同編碼方式的ADC與DAC時(shí)的注意事項(xiàng)