国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于高速PCB傳輸線建模的仿真是怎樣的

PCB線路板打樣 ? 來源:ct ? 2019-10-22 16:52 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

摘要:在高速印刷電路板(PCB)設計中,邏輯門元器件速度的提高,使得PCB傳輸線效應成了電路正常工作的制約因素。對傳輸線做計算機仿真,可以找出影響信號傳輸性能的各種因素,優化信號的傳輸特性。采用全電荷格林函數法結合矩量法提取高速PCB傳輸線分布參數并建立等效時域網絡模型,應用端接I/O緩沖器IBIS瞬態行為模型,對實際PCB布線進行電氣特性仿真,其結果與Cadence公司的SPECCTRAQUEST軟件仿真結果一致,且仿真效率得到提高。

關鍵詞:傳輸線;全電荷格林函數法;高速印刷電路板;IBIS模型

隨著技術的進步,目前高速集成電路的信號切換時間已經達到幾百皮秒(ps),時鐘頻率也已達到幾百兆赫茲(MHz),如此高的邊沿速率導致印刷電路板上的大量互連線產生低速電路中所沒有的傳輸線效應,使信號產生失真,嚴重影響信號的正確傳輸。因此有必要對高速印刷電路板(PCB)傳輸線建模并進行計算機仿真,這樣一方面可以確定高速信號傳輸線的時域網絡模型,另一方面也可以通過仿真找出影響信號傳輸性能的各種因素,以便采取措施,盡可能地優化信號的傳輸特性,保證系統的可靠及高性能工作。

當前電路工作頻率不斷提高,當其達到一定程度后,系統的波特性必然變得十分明顯。在PCB設計中傳輸線的尺寸較大,其波特性應首先考慮。對傳輸線的分析必須采用L、C、R、G分布參數模型,這樣系統的電特性分析和電磁場分析密切相關。基于這種模型,應對傳輸線的布局布線進行分析和仿真,由此來指導PCB設計。文中就是采用全電荷格林函數法結合矩量法提取傳輸線的電路元件參數模型,包括集總參數和分布參數(分布電容C、電感L、電阻R和電導G),在建立傳輸線等效時域模型及提取參數的基礎上進行電路分析,應用端接I/O緩沖器IBIS瞬態行為模型,對實際PCB布線進行電氣特性仿真。

采用全電荷格林函數法結合矩量法提取分布參數

對單根傳輸線,C、L、R、G是4個基本的分布參量,由此還可導出特性阻抗、相速或相位常數等參量。其中分布電阻R由所采用的導體材料和物理特性所決定的,而分布電容參數C是最重要的分布參數,因為一旦獲知分布電容參數,除R以外的其他分布參數都可以通過公式轉換得到。

為提取多根導體的分布電容矩陣,必須首先在給定導體電位的條件下求出各根導體的自由電荷電量其求解過程應求得格林函數,而多層介質下的格林函數之所以復雜,在于介質的不均勻。界面上的極化電荷會產生附加電位,其影響將疊加到格林函數的自由空間分量上。因此不妨將自由電荷和極化電荷都作為產生電位的場源,格林函數就可看成單位點電荷(三維)或單位線電荷(二維)在介質均勻的無限空間產生的電位。矩量法即是近似地將待解函數表示為N個相互正交的基函數求和展開式,每一基函數均乘以某一系數。

對于具有多根導體的系統內的分布電容,除了要考慮每一根導體自身的分布參量,還應考慮其與其他各導體之間耦合效應的互分布參量,如圖1所示。其分布參量應表示為分布參量矩陣。對N根導體進行分析,其分布電量q與電位φ的關系如下:

基于高速PCB傳輸線建模的仿真是怎樣的

圖1多導體系統的部分電容

從式(1)多導體線分布電容參數的定義可知,電容參數的提取必須求解給定導體電位的靜電場,它是一個偏微分方程的邊值問題。通過源區解法求解,其主要問題是積分方程中的核函數——格林函數求取問題。將全電荷格林函數積分方程結合矩量法[3]以數值的方法求解,選擇脈沖基函數并采用點匹配,可得到方程組

基于高速PCB傳輸線建模的仿真是怎樣的

其中N1表示導體和介質的分界分塊數,N~N1表示介質和介質的分界分塊數,總共有N個分塊。前面N1個方程表示場點所在分塊均在導體和介質的分界上,方程式左邊的值pm(m=1,2,…,N1)為分塊中心點的電位;后面的N-N1個方程表示場點所在分塊均在介質和介質的分界,方程左邊的值pm(m=N1+1,N1+2,…,N)應為零,方程式右邊的分塊脈沖基函數αm(m=N1+1,N1+2,…,N)則代表各分塊上的全電荷;系數矩陣1mn(m,n=1,2,…,N),由公式(3)表示。

其中m=1,2,…,N1;n=1,2,…,N,x′及y′為源點直角坐標。

假設導體數量為J1,根據分布電容矩陣的定義即式(1),可依次對J1塊導體中的每一塊賦以單位正電荷,其余導體電位為零,解出式(2),求得各分塊的全電荷,然后將同一導體上的分塊進行組合,可得到各導體上的總全電荷量。將式1和式2聯立求解,積分方程數值化為代數方程組后可得到單位長度分布電容參數。分布電感和分布電導可由分布電容推出,其具體求解公式參見文獻[3]。

傳輸線等效時域模型的建立

獲得傳輸線分布參數(即C、L、R、G)后,在傳輸線上任意微分小段可等效為由電阻RΔz、電容CΔz、電感LΔz和電導GΔz組成的網絡。設傳輸線始端接有內阻Zg的信號源,終端接有阻抗為Z1的負載,如圖2所示。設在離傳輸線終端z處的t時刻電壓和電流分別為u(z,t)和i(z,t),而在位置z+Δz處的電壓和電流分別為u(z+Δz,t)和i(z+Δz,t)。其等效時域模型為:

基于高速PCB傳輸線建模的仿真是怎樣的

圖2傳輸線系統及微分段的等效圖

仿真實驗

在一塊高速的電路板上,選取D1和D2數據線并行電路結構(如圖3)。接收端為Intel公司提供的器件PetiumPRO66MHz(CPU)的GTL_IO瞬態行為模型(IBIS模型),驅動端為Intel公司提供的器件Intel440FX的PMC_B06120B0S2AZZGBE瞬態行為模型,電路板上的互連線采用帶狀線形式,具有以下參數;兩導體間距S=5mil(1mil=1/1000inch),導體寬度W=5mil,導體厚度為T=0.2mil,介質層的材料為FR-4,D1厚度為10mil,介電常數εr為4.5,另一介質層為大氣,D2厚度為0,介電常數εr為0,帶狀線長度500mil,其橫截面圖4所示電路。

基于高速PCB傳輸線建模的仿真是怎樣的

圖3傳輸高速信號D1和D2數據線并行電路結構

基于高速PCB傳輸線建模的仿真是怎樣的

圖4D1、D2導線對稱雙微帶線截面圖

采用全電荷格林函數法結合矩量法提取單位長電容參數,計算結果如下表:

基于高速PCB傳輸線建模的仿真是怎樣的

表1雙導體微帶線分布電容參數計算結果pF/m

然后通過傳輸線等效時域模型的建立,進行計算機仿真,經過參數提取后等效如圖5所示。

基于高速PCB傳輸線建模的仿真是怎樣的

圖5D1、D2信號傳輸線等效模型拓撲圖(Msv為走線間互感)

采用頻率為66MHz的脈沖輸入信號,分別從AD1、AD2端口輸入,觀察D1端口接收到的單脈沖信號,它不僅受到傳輸線TRACE1(AD1和D1連線)自分布參數的影響,同時受到傳輸線TRACE2(AD2和D2連線)的互分布參數影響,用MATLAB編程可繪出接收端D1仿真波形如圖6所示,在圖7中給出的是Cadence公司的Specctraquest軟件產生的接收端D1的仿真波形。比較圖6和圖7,可以發現兩種仿真波形基本一致。然而在相同計算量的條件下,采用本文的方法進行仿真的時間只有Specctraquest軟件仿真時間的3/5。

基于高速PCB傳輸線建模的仿真是怎樣的

圖6接收端D1利用分布參數和傳輸線微分模型算法得到的仿真波形

基于高速PCB傳輸線建模的仿真是怎樣的

圖7接收端D1用Cadence公司的Specctraquest軟件產生的仿真波形

結論

在高速PCB設計中,不用仿真而只憑傳統設計方法或經驗很難預測和保證信號的完整性,仿真已成為高速信號設計的必要手段。本文采用全電荷格林函數法結合矩量法對傳輸線提取分布參數,建立等效時域網絡模型,應用端接I/O緩沖器的IBIS瞬態行為模型,對實際傳輸高速信號的傳輸線進行仿真,在仿真效率提高了近一倍的情況下,其結果與Specctraquest軟件仿真結果相吻合。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22408

    瀏覽量

    636237
  • 華強pcb線路板打樣

    關注

    5

    文章

    14629

    瀏覽量

    44637
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    高速PCB諧振威力,不容小覷

    高速先生成員--姜杰 如果大家對平面諧振腔的印象還停留在方方正正的銅皮上,這篇文章可能會顛覆你的認知…… 高速先生最近在做SMA測試板的仿真時,遇到一個奇怪的現象:同一塊PCB,某些層
    發表于 02-03 14:36

    高速設備和包帶工藝介紹

    從目前高速的生產情況看,生產制造工藝對于最終產品性能的穩定與否起到關鍵的作用,目前在工序過程中測試最基礎的就是差分訊號,差分信號對于信號完整性來說是非常重要的一個項目,很多通信協議使用了差分傳輸
    的頭像 發表于 11-07 08:03 ?319次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>線</b>設備和包帶工藝介紹

    【書籍評測活動NO.66】玩轉高速電路:基于ANSYS HFSS的無源仿真實例

    HFSS的無源仿真實例》:涵蓋 單端/差分信號傳輸線、信號過孔,典型走過孔仿真實例;貫徹“先預測—再仿真”方法論,由簡入繁,學以致用;一
    發表于 11-06 14:19

    信號在傳輸線路上的傳播機制

    在第二期的特性阻抗講解中,我們提到了傳輸線路。雖然將傳輸線比作水路,但它究竟是通過什么原理傳輸信號和電力的呢?
    的頭像 發表于 10-09 13:49 ?2219次閱讀
    信號在<b class='flag-5'>傳輸線</b>路上的傳播機制

    PCB“蝕刻因子”是啥,聽說它很影響走加工的阻抗?

    蝕刻因子是啥玩意咱們先不說,要不先簡單問大家一個問題:傳輸線PCB設計時側面看是矩形的,你們猜猜PCB板廠加工完之后會變成什么形狀呢?
    的頭像 發表于 09-19 11:52 ?704次閱讀
    <b class='flag-5'>PCB</b>“蝕刻因子”是啥,聽說它很影響走<b class='flag-5'>線</b>加工的阻抗?

    如何用TDR阻抗測量儀快速定位PCB傳輸線故障?

    TDR阻抗測量儀是一款基于時域反射原理(TDR)設計的高帶寬特性阻抗測試分析專用儀器,它非常適用于快速定位PCB傳輸線故障。以下是使用TDR阻抗測量儀進行故障定位的步驟和一些關鍵點: 設備準備
    的頭像 發表于 08-20 10:52 ?883次閱讀
    如何用TDR阻抗測量儀快速定位<b class='flag-5'>PCB</b><b class='flag-5'>傳輸線</b>故障?

    【書籍評測活動NO.65】ADS仿真實戰,破解高速設計信號瓶頸:《高速數字設計(基礎篇)》

    上的每一根走都變成了 “傳輸線”,曾經被忽略的寄生參數成為致命隱患: 電源噪聲的幽靈: 調試時發現芯片莫名復位,排查三天才發現是電源平面的阻抗突變導致的紋波超標,而這種問題在原理圖上根本看不出來
    發表于 08-15 15:41

    PCB反焊盤的樣子越詭異,高速過孔的性能越好?

    高速先生成員--黃剛 隨著傳輸速率越來越高,在PCB設計上難做的地方早就不是走的設計了,而是變成了過孔的設計。為什么怎么說呢,Chris給大家舉個栗子大家就知道了:你知道
    發表于 08-04 16:00

    知識分享-傳輸線的返回電流(信號完整性揭秘)

    信號完整性揭秘-于博士SI設計手記3.3傳輸線的返回電流按照傳統的電路理論,電流要流到互連線的末端,然后從另一條路徑回流,才能形成電流回路。如果傳輸線無限長,信號電壓施加到傳輸線上后,信號永遠也
    的頭像 發表于 05-27 17:36 ?991次閱讀
    知識分享-<b class='flag-5'>傳輸線</b>的返回電流(信號完整性揭秘)

    傳輸線高頻參數之Crosstalk

    是由于電信號在通過傳輸線時,產生的電場穿過了相鄰的傳輸線,而導致相鄰的傳輸線上也產生了電信號,如上圖所示,用網分測試的時候,差分S參數Sdd31表示近端串擾,Sd
    的頭像 發表于 05-22 07:33 ?1267次閱讀
    <b class='flag-5'>傳輸線</b>高頻參數之Crosstalk

    高速多層板SI/PI分析的關鍵要點是什么

    是確保高速多層板性能和可靠性的關鍵步驟。以下是一些關鍵的SI/PI分析要點: 信號完整性(SI)分析要點 傳輸線效應: 在高速設計中,傳輸線效應變得顯著。需要分析微帶
    的頭像 發表于 05-15 17:39 ?1159次閱讀

    PCB問這個問題好怕你們笑我:為啥我的損耗曲線是“彎”的啊?

    了點SI的知識。SI雖然不能說非常非常的高深莫測,但是對于初學者來說,遇到三五個一直解釋不了的問題也實屬正常! 這個問題其實是小麗在仿真某項目的傳輸線的損耗時遇到的。在特定的板材,疊層和線寬距情況下
    發表于 04-21 16:48

    PCB制板廠加工問題很大啊,高速PCB傳輸線阻抗一直往上跑

    都竄不高,走越長,竄得越高!Chris給大家做個簡單的仿真看看哈,假設我們設置一個內層的傳輸線疊層,使得差分線在線寬5mil,間距9mil的情況下滿足100歐姆的阻抗要求。 首先我們設置這對差分線
    發表于 04-07 17:27

    一文告訴你為什么不要隨便在高速旁邊鋪銅!

    /下降時間)被減緩,可能導致時序錯亂。 信號帶寬受限,影響高速數據傳輸(如PCIe、DDR等)。 本質在于:原本是“帶狀”,或者“微帶”,但是你把旁邊鋪上銅了之后,他就變了,變
    發表于 04-07 10:52

    PCB Layout中的三種走策略

    布線(Layout)是PCB設計工程師最基本的工作技能之一。走的好壞將直接影響到整個系統的性能,大多數高速的設計理論也要最終經過Layout得以實現并驗證,由此可見,布線在高速
    發表于 03-13 11:35