1、如何選擇 EDA 工具？

目前的 pcb 設計軟件中，熱分析都不是強項，所以并不建議選用，其它的功能 1.3.4 可以選擇 PADS或 Cadence 性能價格比都不錯。 PLD 的設計的初學者可以采用 PLD 芯片廠家提供的集成環境，在做到百萬門以上的設計時可以選用單點工具。

2、請推薦一種適合于高速信號處理和傳輸的 EDA 軟件。

常規的電路設計，INNOVEDA 的 PADS 就非常不錯，且有配合用的仿真軟件，而這類設計往往占據了 70%的應用場合。在做高速電路設計，模擬和數字混合電路，采用 Cadence 的解決方案應該屬于性能價格比較好的軟件，當然 Mentor 的性能還是非常不錯的，特別是它的設計流程管理方面應該是最為優秀的。（大唐電信技術專家 王升）

3、對 PCB 板各層含義的解釋

Topoverlay ----頂層器件名稱， 也叫 top silkscreen 或者 top component legend， 比如 R1 C5，

IC10.bottomoverlay----同理 multilayer-----如果你設計一個 4 層板，你放置一個 free pad or via， 定義它作為multilay 那么它的 pad 就會自動出現在 4 個層 上，如果你只定義它是 top layer， 那么它的 pad 就會只出現在頂層上。

4、2G 以上高頻 PCB 設計，走線，排版，應重點注意哪些方面？

2G 以上高頻 PCB 屬于射頻電路設計，不在高速數字電路設計討論范圍內。而 射 頻電路的布局（layout）和布線（routing）應該和原理圖一起考慮的，因為布局布線都會造成分布效應。而且，射頻電路設計一些無源器件是通過參數化定義，特殊形狀銅箔實現，因此要求 EDA 工具能夠提供參數化器件，能夠編輯特殊形狀銅箔。Mentor 公司的 boardstation 中有專門的 RF 設計模塊，能夠滿足這些要求。而且，一般射頻設計要求有專門射頻電路分析工具，業界最著名的是 agilent 的 eesoft，和 Mentor 的工具有很好的接口。

5、2G 以上高頻 PCB 設計，微帶的設計應遵循哪些規則？

射頻微帶線設計，需要用三維場分析工具提取傳輸線參數。所有的規則應該在這個場提取工具中規定。

6、對于全數字信號的 PCB，板上有一個 80MHz 的鐘源。除了采用絲網（接地）外，為了保證有足夠的驅動能力，還應該采用什么樣的電路進行保護？

確保時鐘的驅動能力，不應該通過保護實現，一般采用時鐘驅動芯片。一般擔心時鐘驅動能力，是因為多個時鐘負載造成。采用時鐘驅動芯片，將一個時鐘信號變成幾個，采用點到點的連接。選擇驅動芯片，除了保證與負載基本匹配，信號沿滿足要求（一般時鐘為沿有效信號），在計算系統時序時，要算上時鐘在驅動芯片內時延。

7、如果用單獨的時鐘信號板，一般采用什么樣的接口，來保證時鐘信號的傳輸受到的影響小？

時鐘信號越短，傳輸線效應越小。采用單獨的時鐘信號板，會增加信號布線長度。而且單板的接地供電也是問題。如果要長距離傳輸，建議采用差分信號。LVDS 信號可以滿足驅動能力要求，不過您的時鐘不是太快，沒有必要。

8、27M，SDRAM 時鐘線（80M-90M），這些時鐘線二三次諧波剛好在 VHF 波段，從接收端高頻竄入后干擾很大。除了縮短線長以外，還有那些好辦法？

如果是三次諧波大，二次諧波小，可能因為信號占空比為 50%，因為這種情況下，信號沒有偶次諧波。這時需要修改一下信號占空比。此外，對于如果是單向的時鐘信號，一般采用源端串聯匹配。這樣可以抑制二次反射，但不會影響時鐘沿速率。源端匹配值，可以采用下圖公式得到。

9、什么是走線的拓撲架構？

Topology，有的也叫 routing order.對于多端口連接的網絡的布線次序。

10、怎樣調整走線的拓撲架構來提高信號的完整性？

這種網絡信號方向比較復雜，因為對單向，雙向信號，不同電平種類信號，拓樸影響都不一樣，很難說哪種拓樸對信號質量有利。而且作前仿真時，采用何種拓樸對工程師要求很高，要求對電路原理，信號類型，甚至布線難度等都要了解。

11、怎樣通過安排疊層來減少 EMI 問題？

首先，EMI 要從系統考慮，單憑 PCB 無法解決問題。層迭對 EMI 來講，我認為主要是提供信號最短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當比電源層外延，對抑制共模干擾有好處。

12、為何要鋪銅？

一般鋪銅有幾個方面原因。1，EMC.對于大面積的地或電源鋪銅，會起到屏蔽作用，有些特殊地，如 PGND 起到防護作用。2，PCB 工藝要求。一般為了保證電鍍效果，或者層壓不變形，對于布線較少的PCB 板層鋪銅。3，信號完整性要求，給高頻數字信號一個完整的回流路徑，并減少直流網絡的布線。當然還有散熱，特殊器件安裝要求鋪銅等等原因。

13、在一個系統中，包含了 dsp 和 pld，請問布線時要注意哪些問題呢？

看你的信號速率和布線長度的比值。如果信號在傳輸在線的時延和信號變化沿時間可比的話，就要考慮信號完整性問題。另外對于多個 DSP，時 鐘 ，數據 信號走線拓普也會影響信號質量和時序，需要關注。

14、除 protel 工具布線外，還有其他好的工具嗎？

至于工具，除了 PROTEL，還有很多布線工具，如 MENTOR 的 WG2000，EN2000 系列和 powerpcb，Cadence 的 allegro，zuken 的 cadstar，cr5000 等，各有所長。

15、什么是“信號回流路徑”？

信號回流路徑，即 return current。高速數字信號在傳輸時，信號的流向是從驅動器沿 PCB 傳輸線到負載，再由負載沿著地或電源通過最短路徑返回驅動器端。這個在地或電源上的返回信號就稱信號回流路徑。Dr.Johson 在他的書中解釋，高頻信號傳輸，實際上是對傳輸線與直流層之間包夾的介質電容充電的過程。SI 分析的就是這個圍場的電磁特性，以及他們之間的耦合。

16、如何對接插件進行 SI 分析？

在 IBIS3.2 規范中，有關于接插件模型的描述。一般使用 EBD 模型。如果是特殊板，如背板，需要SPICE 模型。也可以使用多板仿真軟件（HYPERLYNX 或 IS_multiboard），建立多板系統時，輸入接插件的分布參數，一般從接插件手冊中得到。當然這種方式會不夠精確，但只要在可接受范圍內即可。

17、請問端接的方式有哪些？

端接（terminal），也稱匹配。一般按照匹配位置分有源端匹配和終端匹配。其中源端匹配一般為電阻串聯匹配，終端匹配一般為并聯匹配，方式比較多，有電阻上拉，電阻下拉，戴維南匹配，AC 匹配，肖特基二極管匹配。

18、采用端接（匹配）的方式是由什么因素決定的？

匹配采用方式一般由 BUFFER 特性，拓普情況，電平種類和判決方式來決定，也要考慮信號占空比，系統功耗等。

19、采用端接（匹配）的方式有什么規則？

數字電路最關鍵的是時序問題，加匹配的目的是改善信號質量，在判決時刻得到可以確定的信號。對于電平有效信號，在保證建立、保持時間的前提下，信號質量穩定;對延有效信號，在保證信號延單調性前提下，信號變化延速度滿足要求。Mentor ICX 產品教材中有關于匹配的一些資料。另外《High Speed Digital design a hand book of blackmagic》有一章專門對 terminal 的講述，從電磁波原理上講述匹配對信號完整性的作用，可供參考。

20、能否利用器件的 IBIS 模型對器件的邏輯功能進行仿真？如果不能，那么如何進行電路的板級和系統級仿真？

IBIS 模型是行為級模型，不能用于功能仿真。功能仿真，需要用 SPICE 模型，或者其他結構級模型。

責任編輯：Ct