基于架構和基于流的DFT方法
ASIC設計平均門數的增加迫使設計團隊花費20％到50％的ASIC開發工作量測試相關的問題，以實現良好的測試覆蓋率。雖然遵循設計測試規則被認為是一種良好的做法，但是與嵌入式RAM，多個時鐘域，復位線和嵌入式知識產權的對抗可能會對設計進度產生重大影響。盡管處理了所有這些問題，但很少能實現100％的故障覆蓋率。因此，ASIC設計經常以低于90％的故障覆蓋率進入生產，導致不必要的器件缺陷率和板級下降。

基于流的方法

將結構插入設計進行掃描測試的第一步是用掃描觸發器替換所有觸發器。有時這是作為合成過程的一部分完成的，盡管它在歷史上在流程的后期執行。插入掃描觸發器允許對設計內的節點進行更高程度的控制，從而增加故障覆蓋范圍。然而，傳統的掃描技術并未在設計中提供對用戶網絡的完全控制或觀察，使許多結構未經測試。

最常見的各種掃描觸發器在D輸入之前包含多路復用器。這樣可以在測試模式期間將數據移位到觸發器中，或者可選地，在用戶模式操作期間可以存儲正常的邏輯信號。

傳統的ASIC掃描測試通常需要以下內容：

有一個測試時鐘，電路必須允許將其應用于所有掃描觸發器。

在測試期間，所有觸發器都處于測試模式。

在正常用戶操作期間，所有觸發器都處于正常模式。

請注意，在使用基于多路復用器的掃描觸發器時，通常會在用戶時鐘的主路徑中插入多路復用器，以允許在測試模式下將測試時鐘傳送到所有觸發器。所有測試觸發器同時處于測試模式。

設計測試規則

傳統測試技術需要多種設計測試（DFT）規則，以提供足夠的故障覆蓋率和可接受的設備缺陷率。 （故障覆蓋率是對特定設計中特定測試模式（向量）實際可檢測到的可檢測到的固定故障的百分比的度量。）不遵循DFT規則的結果是許多故障可以'使用傳統的掃描方法進行測試，整體故障覆蓋率受到很大影響。

為了使用掃描獲得對可檢測到的固定故障的合理覆蓋，設計通常必須完全同步。因此，我們有第一個DFT規則。不幸的是，許多設計 - 特別是在網絡和通信中 - 需要多個異步時鐘，所以不可能不違反這個規則。此外，在追求速度的過程中，合成通常會產生重新收斂的冗余邏輯結構，這是另一種違規行為。

通常認可的DFT規則包括以下內容：

設計應與公共時鐘完全同步。

在測試期間，必須從外部引腳禁用存儲元件的異步輸入。

只能使用專門設計用于支持自動測試模式生成的順序庫元素。有時會禁止使用負邊沿觸發的觸發器。

不允許使用門控時鐘。測試期間必須繞過它們。

不應使用內部三態總線;多路復用器是首選。

不允許組合邏輯循環。

不允許重新收斂冗余邏輯。

測試期間必須禁用外部總線。

包含各種測試方法的IP塊之間的接口必須是完全可測試的。

自動測試

AutoTest的前提是，如果所有與測試相關的電路都嵌入在基本陣列中，則可以從ASIC開發過程中刪除與測試相關的事項。嵌入式AutoTest電路不僅獨立于用戶設計定義，而且在用戶設計已知之前制造。

由于AutoTest嵌入在ASIC的底層結構中，因此它的運行方式與傳統的掃描測試完全不同。雖然用于傳統ASIC的掃描測試方法要求設計中的所有掃描觸發器同時處于測試模式，但AutoTest的操作順序將導致某些模塊處于測試模式，而其他模塊處于正常模式任何特定的測試周期。 AutoTest ASIC中的功能模塊包含“控制”和“觀察”功能。這使得可以通過隔離單個模塊和網絡來測試制造，無論用戶設計實現如何，無論DFT規則如何，都可以完全驗證硅完整性。為此，需要一種新型模塊。模塊內的唯一Q_Cell包含“控制”和“觀察”功能，并且還能夠配置為組合邏輯，觸發器或RAM。這意味著可以控制所有網絡，無論它們是表示時鐘還是設置/復位，以及它們是否是冗余結構或組合反饋環路的一部分。

四輸入多路復用器類型單元（ P_Cell）用于大多數組合功能，或者與Q_Cell結合用于復雜功能，如全加器，而高驅動三態緩沖器可用于時鐘樹和數據樹等功能，以及在諸如自動修復保持時間違規（在物理布局流程中自動執行）。

其他好處

AutoTest不僅能夠同時捕獲狀態在設備內的所有信號中，它還能夠恢復該狀態，使得操作可以從任何任意初始條件開始。可以預先加載存儲器和觸發器以模擬錯誤或異常的電源狀態。此功能對于診斷現場問題非常有用。

AutoTest是一種組合的軟件和硬件測試方法，可以消除所有DFT規則，并始終在單元引腳級別提供100％的固定故障覆蓋率。隨著質量要求和設備復雜性的增加，這種覆蓋變得越來越重要。 AutoTest已成功應用于100多種結構化ASIC設計，但其技術也可以在標準單元ASIC設計中實現。

Eric West是Lightspeed Semiconductor（加利福尼亞州桑尼維爾）的架構總監。）

審核編輯 黃宇