對設計高集成度硅的成本迅速上升表示擔憂布局工程師的短缺鼓勵了PCB領域的主要供應商改造他們的高端工具以試圖彌補一些不足。

Zuken營銷主管Mark Ashton說：“缺乏人才。在美國，他們現在為布局人員支付的費用高于EEs。“

設計自動化供應商認為，員工短缺正在推動客戶尋求更高水平的自動化。因此，20世紀90年代中期的約束管理理念（其中規則在每個PCB走線上設置以確保正確布線）已經回歸。

Cadence Design Systems為約束管理提供了新的支持從原理圖捕獲到布局到其Allegro軟件的14.0版。 Zuken Group計劃在今年晚些時候推出約束管理系統到HotStage 4中。

他們預期解決的問題來自PCB上仍存在的大量關鍵跡線。 Ashton表示：“[片上系統]的發展速度并沒有人們預期的那么快。人們正在使用多個現成的芯片，因為開發SoC的成本非常低。

“你必須對你的市場預測有很大的信心才能選擇SoC設計，而不是收集更便宜的現成部件。

”但仍有這種趨勢更小，更快在某些情況下，電路板比預期的所有元件都小，因此它們會進入PCB本身。“

Cadence PCB集團歐洲營銷經理Gary Hinde說： “PCB布局可以是IP。它成為區分供應商的東西。”

通過將約束與已知的良好布局相結合，Hinde表示可以將設計轉移到新產品并仍然期望它們被路由在信號完整性分析的幫助下，通過自動化工具有效地實現了這一目標。

信號完整性分析的推動已經蔓延到低端產品中。對于最新發布的Cadstar，Zuken已將其通過Incases收購的部分EMC技術推廣到路由引擎中。 Cadstar 4.5中的EMC檢查軟件首先識別關鍵網絡然后分析這些網絡在路由后是否會引起問題。