ACOT這樣的控制技術(shù)，而它是繼承了COT控制架構(gòu)的優(yōu)勢(shì)而避免了其劣勢(shì)的。

關(guān)于COT控制架構(gòu)的劣勢(shì)，其中之一是它對(duì)輸出電容有這樣的要求：

這個(gè)公式是怎么來的呢？有一位讀者發(fā)信息給我們的一位朋友，要求提供其依據(jù)，這就成了我的課題，因?yàn)槲以诖饲安⑽赐茖?dǎo)過這個(gè)公式，所以我的春節(jié)其實(shí)是在醞釀要如何滿足這位朋友的要求的，相關(guān)的思考時(shí)不時(shí)就會(huì)冒出來，下面的內(nèi)容就是最后出來的結(jié)果，希望能讓這位朋友得到滿足。

在正式提供相關(guān)的內(nèi)容之前，我需要補(bǔ)充一點(diǎn)東西，說說什么是穩(wěn)定，什么是不穩(wěn)定。我們使用動(dòng)態(tài)負(fù)載對(duì)轉(zhuǎn)換器進(jìn)行測(cè)試的時(shí)候，負(fù)載是變化的，轉(zhuǎn)換器由于負(fù)載的變化而做出響應(yīng)，這是以不穩(wěn)定應(yīng)對(duì)不穩(wěn)定并使之最終趨于穩(wěn)定，我們可以利用這個(gè)過程推斷出系統(tǒng)的穩(wěn)定能力。COT轉(zhuǎn)換器在此過程中會(huì)出現(xiàn)連續(xù)的導(dǎo)通過程，即兩次導(dǎo)通之間僅僅間隔一個(gè)最短的截止時(shí)間。假如我們的輸入電壓和負(fù)載都是穩(wěn)定的，COT轉(zhuǎn)換器的工作過程中是不會(huì)出現(xiàn)最短截止時(shí)間的，它會(huì)按照適當(dāng)?shù)恼伎毡瘸霈F(xiàn)導(dǎo)通時(shí)段和截止時(shí)段，如下圖所示：

假如工作條件是穩(wěn)定的而工作脈沖卻出現(xiàn)了有時(shí)連續(xù)導(dǎo)通（中間間隔最短時(shí)間的截止時(shí)段）、有時(shí)不連續(xù)導(dǎo)通（中間間隔的截止時(shí)段大于最短截止時(shí)間），此時(shí)的輸出紋波就會(huì)很大，我們說這種狀況是不穩(wěn)定的，其表現(xiàn)如下圖所示：

這兩者到底有何不同呢？

在穩(wěn)定的時(shí)候，每個(gè)導(dǎo)通時(shí)段的電感電流在輸出電容上形成的電壓都高過了參考電壓，此電壓又在截止期間降到了參考電壓以下，因而可以順利地觸發(fā)下一次導(dǎo)通過程。而在不穩(wěn)定的時(shí)候，一次導(dǎo)通過程結(jié)束的時(shí)候，電感電流在輸出電容上形成的電壓沒能高過參考電壓，因而在停留一個(gè)最短的截止時(shí)間以后就會(huì)觸發(fā)下一次導(dǎo)通過程，其目的是希望趕緊將輸出電壓提升到參考電壓以上，連續(xù)這樣做的結(jié)果是讓輸出電壓最終遠(yuǎn)遠(yuǎn)超過參考電壓，從而導(dǎo)致工作狀態(tài)在連續(xù)導(dǎo)通和持續(xù)截止之間的振蕩，輸出紋波變得很大，可能帶來極其嚴(yán)重的后果。

我們要得到COT轉(zhuǎn)換器的穩(wěn)定判據(jù)，從上面的描述入手即可獲得。前面給出的穩(wěn)定條件是從電容的C+ESR模型得到的，實(shí)際上更完善的電容模型應(yīng)該是C+ESR+ESL，下面的推導(dǎo)過程就用這個(gè)更完善的模型入手。

在穩(wěn)定情況下，導(dǎo)通期間電感電流在輸入電壓和輸出電壓差的作用下線性增長(zhǎng)，其增長(zhǎng)速度為

在整個(gè)導(dǎo)通期間，電感電流從最小值增長(zhǎng)到最大值，其中值與負(fù)載電流相等，其變化量

每一次導(dǎo)通過程都是從VOUT< VREF的地方開始的，到了導(dǎo)通過程結(jié)束的時(shí)候，輸出電壓的增量為

其中的VESR為流入輸出電容的電流增量（相對(duì)于導(dǎo)通過程開始時(shí)刻）在電容ESR上形成的，該電流增量為，所以有

整個(gè)導(dǎo)通過程流入輸出電容的電流所導(dǎo)致的電容電壓增量為

由于導(dǎo)通過程結(jié)束，輸出電壓加載在電感上，電感電流增長(zhǎng)率變?yōu)樨?fù)值，流入輸出電容的電流增長(zhǎng)速度也變?yōu)樨?fù)值，其值為

由此在輸出電容的等效電感上形成

所以就有

在穩(wěn)定工作的情況下，一次導(dǎo)通過程結(jié)束以后的輸出電壓應(yīng)該被提升到高于參考電壓的程度，所以應(yīng)該有

假如不是如此，即表明輸出電壓低于參考電壓，轉(zhuǎn)換器將在經(jīng)過一個(gè)最短截止時(shí)間以后就開始下一次導(dǎo)通以盡快提升輸出電壓，這也就是我們要避免的連續(xù)導(dǎo)通行為。

上式經(jīng)過變換后可得

如果我們將輸出電容的ESL忽略，也就是其中的電感成分為0，則有我們此前給出來的穩(wěn)定性判據(jù)

如果我們考慮ESL的影響，可以看到它會(huì)要求ESR×COUT更大，也就是說輸出電容部分的ESL對(duì)穩(wěn)定性只有壞處而沒有好處。你在設(shè)計(jì)中所用的輸出電容可能只有很小的串聯(lián)等效電感，但你的PCB設(shè)計(jì)可能很差，其中引入了很大的電感成分，那么這一設(shè)計(jì)也就是不成功的，這就從理論上說明了PCB設(shè)計(jì)的重要性。

很顯然，COT需要借助比較大的輸出電容ESR才能很好地穩(wěn)定工作，但大的ESR似乎并無其他好處存在，所以在應(yīng)用中使用ESR很低的陶瓷電容作為輸出電容是很合理的選擇，而由此帶來的穩(wěn)定性問題總是需要解決的，這就需要采取一些辦法。我見過的一種方法是在電感上并聯(lián)一個(gè)RC電路將電感電流紋波信號(hào)取出以后再加入反饋通道中，它的電路拓?fù)涫沁@樣的：

據(jù)說這還是最普遍使用的方式，使用的時(shí)候還需要進(jìn)行精確的計(jì)算以確定電路參數(shù)，既要增加成本，又要經(jīng)歷復(fù)雜的設(shè)計(jì)過程。ACOT控制技術(shù)利用IC內(nèi)部人為增加的電感電流紋波模擬信號(hào)對(duì)輸出紋波信號(hào)進(jìn)行補(bǔ)償，這樣就解決了ESR很低對(duì)COT的工作所帶來的影響，而成本卻不會(huì)有什么增加。下圖就是最典型的ACOT轉(zhuǎn)換器的電路圖：

ACOT采用模擬信號(hào)對(duì)ESR帶來的信號(hào)進(jìn)行補(bǔ)償會(huì)不會(huì)對(duì)系統(tǒng)的實(shí)際過程帶來壞處呢？這是另外一位讀者向我提出的問題，我的回答是不會(huì)。我們應(yīng)該意識(shí)到一點(diǎn)，已經(jīng)在導(dǎo)通期間增加了的電流卻不能在反饋系統(tǒng)中表現(xiàn)出來，這是因?yàn)殡娏髋c電壓之間存在時(shí)間延遲。利用人為生成的電流紋波模擬信號(hào)加入到反饋系統(tǒng)中，由于它是及時(shí)的，滯后的現(xiàn)象就被消除了，其影響也就減輕了，所以這種模擬是有利的。