最近有朋友跟我說, 某個FOUNDRY提供的PDK 做了低功耗電路設計后, 發現高溫下面差距很大, 不知道該怎么辦. 朋友不懂器件, 我給他舉了個例子PDK就像磚頭, 電路設計就象造房子, 磚頭不好,房子設計地再好,時間也不會長,變成樓歪歪. 另外, FOUNDRY 提供的PDK就象食堂的大鍋菜, 不會為每個設計公司定制, 而恰恰設計公司還是需要小鍋菜來增加自己設計的附加價值. 這里就談到了PDK的二次開發, 比如, 器件模型的溫度需要延伸到300度, 或者低溫到-197度等等, 這個半導體廠是提供不了的。
對于低功耗電路, 我們先來看看器件的漏電流如何而來, 這樣就知道該如何減少漏電流.

比如在Vg=0V時候, 器件的漏電流來自SUBTHRESHOLD 區域, 可以看出,這個區域, 漏電流變化很大, 如果FOUNDRY模型沒有好的擬和,那么這個是比較糟糕的,特別是高溫的條件下. 因為ANALOG區域, SUBTHRESHOLD 區域是工作區域, 所以, 這塊區域非常重要, 所以, 對應不同的應用, 很多設計公司把FOUNDRY的PDK拿到后作二次開發,所以他們的產品為什么有競爭力. 這就是為什么有些公司愿意買ARM 的IP而不用FOUNDRY免費IP的道理一樣.
數字電路, 注重的是Ion/Ioff 準確性, 而模擬電路, 首先注重SUBTHRESHOLD區域準確性, 如果圖中的I-V CURVE網右移動, 那邊 VGS=0時候的漏電流在GIDL的區域,比較平穩, 隨著溫度的變化,就不會有大變化.Ioff 擬和的不好, 也不會太差, 相反, 我們可以把模擬電路SUBTHRESHOLD 區域擬合的很好.所以, VTH的選擇非常重要,特別是高溫下面I-V曲線的特性和漏電流的情況.漏電流的種類很多, 在不同溫度下, 特性也不同,而且分部也不同(工藝的變化導致)。 比如有GIDL， Gate leakage, junction leakage, substhreshold leakage, substrate leakage current 等等。 器件在不同工作狀態下，漏電形式和種類都可能不同，首先把器件模型做好了，就為低功耗電路設計設計打好了基礎，接下來就是電路和系統層次如何實現低功耗。 好的設計需要全方面的配合，缺一不可，希望上面的簡單說明對大家有些參考意義。