互聯網不知道是誰首先創造了“無橋圖騰柱功率因數校正階段”一詞，但它一定是在異想天開和靈感的時刻發明和命名的——在 AC/DC 電源中，該電路可以實現功率因數校正，并通過消除對線路交流橋式整流器的需求，在低線路時有效地將效率提高多達 2%。讓我們進一步研究它，并將其稱為“TPPFC”，以將字符數保持在范圍內。

需要理想的開關

TPPFC架構在2011年左右首次展示，采用理想開關和低損耗磁性元件，理論上該電路的效率可以接近100%。不過，這是一個更早的想法，因為高頻升壓開關的半導體還不夠“理想”，至少直到最近。問題在于導通損耗和開關損耗之間的權衡——為了降低導通電阻和導通損耗，需要更大的有效芯片面積，但這會導致更高的器件電容和更高的動態損耗。還有一個問題是，TPPFC必須在中等功率水平的“硬開關”連續導通模式下工作，以保持峰值電流可控，這需要恢復開關體二極管中存儲的電荷。當使用硅MOSFET時，電荷很大，由此產生的耗散足夠高，使得電路不值得任何小的凈增益，特別是當考慮到開關驅動和控制的成本和復雜性時。

我們正在通過寬帶隙半導體實現這一目標

不過，2%的理論效率增益很有吸引力 - 諸如“80+ Titanium”之類的服務器效率標準要求在4VAC和230%負載下的AC/DC電源中端到端總共只有50%的損耗。由于通常將2%分配給交流前端，因此必須使用新技術重新審視TPPFC以提升其性能，并且使用寬帶隙開關，情況發生了變化。碳化硅和氮化鎵是候選者，雖然與硅相比，SiC MOSFET的反向恢復率降低了80%，但GaN實際上沒有。輸出電容也低于硅MOSFET，因為在相同電壓等級下，WBG芯片通常小于硅。這是WBG材料具有更高臨界電場的直接結果，WBG材料處理相同的峰值電壓，具有更薄，更重的摻雜電壓支持區域，從而具有較低的導通電阻。SiC和GaN的低損耗優勢可以用品質因數R來概括DS（開啟）x A 和 RDS（開啟）x E開放源碼軟件，第一個表示導通電阻和芯片面積之間的權衡，第二個表示導通電阻和由于輸出電容而造成的開關能量損失之間的權衡。

WBG器件使TPPFC級變得可行，該電路現在很常見，但花園里的一切都不是樂觀的，因為SiC和GaN的這些主要優勢隱藏了一些實際實施困難。SiC MOSFET的恢復電荷肯定很低，但體二極管的正向壓降非常高，增加了一些損耗。柵極驅動對閾值遲滯和可變性也很敏感，推薦的完全增強高電壓危險地接近絕對最大值。相反，GaN器件具有低柵極閾值電壓，存在開關瞬變的雜散和災難性導通風險。這可以通過負的關驅動電壓來緩解，但是當器件在通道增強之前反向導通時，這會導致電壓降過大，從而增加損耗。GaN也仍然相對昂貴。

碳化硅場效應晶體管 – 盡善盡美

不過，還有另一種選擇，半導體制造商幾十年來一直知道將高壓開關與低壓類型相結合的“級聯”技術，以在傳導和開關損耗方面獲得優勢。在其寬帶隙化身中，常導的SiC JFET與低壓硅MOSFET配對，以產生常關的器件，具有非關鍵柵極驅動，低損耗體二極管和WBG器件的所有優點。UnitedSiC 可將其作為“SiC FET”提供，能夠以非常小的芯片尺寸快速切換，從而實現低電容和低動態損耗。JFET可有效設置傳導損耗，其簡單的垂直結構可實現低導通電阻，即使芯片尺寸較小。好處的證明就在這些品質因數中。圖 1 顯示了 750V 碳化硅 FET 如何與 650V 碳化硅 MOSFET 抗衡。

圖1.碳化硅 FET 在關鍵品質因數方面優于碳化硅 MOSFET

圖騰柱PFC電路中的SiC FET不僅可以實現承諾的效率增益，而且易于實現。可以說，拓撲結構和 SiC FET 開關的組合是“圖騰”——象征著可實現的最佳目標。

審核編輯：郭婷