電子發燒友網>電子資料下載>電子論文>數字信號處理論文>基于FPGA的曼徹斯特譯碼電路

基于FPGA的曼徹斯特譯碼電路

2755793 2018-01-23 | rar | 0.34 MB | 次下載 | 3積分

資料介紹

　　信號在傳輸性能不是很好的信道中傳輸時，如井下傳輸系統，如果采用常用的NRZ碼傳輸，會導致信號波形產生較嚴重畸變，從而導致傳輸信息錯誤。而曼徹斯特碼作為一種重要的串行數據傳輸編碼方式，由于它消除了NRZ碼的直流成分，大幅度減小了傳輸中波形畸變，因而具有更好的時鐘恢復和抗干擾性能，已經在很多場合，如航空電子總線、地震勘探、油井測量、列車運行控制系統等獲得廣泛應用。經過幾十年的發展，曼徹斯特編／解碼電路的實現方案主要包括三種：專用編／解碼芯片方案、基于微處理器（單片機、DSP）的軟件方案嘲吲和基于可編程邏輯器件（CPLD、FPGA）的硬件方案。專用芯片方案存在可編程能力不足、電路集成度低、實現成本高等缺點，新的應用設計已經很少使用；基于微處理器的軟件方案，其編／解碼處理速度受處理器時鐘限制，通常只能應用于通信速率較低（小于1 Mbps）的場合；近年來，隨著可編程邏輯器件的飛速發展，基于可編程邏輯器件的硬件方案逐漸成為曼徹斯特編／解碼電路的主流實現方案。

　　經典的曼徹斯特碼譯碼電路通常采用時鐘恢復的方式，利用數字鎖相環從接收信號恢復編碼時鐘，再使周恢復的時鐘對接收信號進行同步采集和譯碼處理，這種譯碼電路結構復雜，需要消耗較多的電路邏輯單元，提高了電路開發和使用成本。為了降低開發與使用成本，本文設計了一種新型的基于數字積分的譯碼電路，它利用高頻時鐘對較低編碼速率的信號波形進行積分運算，從而不需要嚴格的時鐘同步即能實現正確解碼處理。該譯碼電路結構簡單，消耗電路資源少，且具有較好的抗噪聲能力。

基于FPGA的曼徹斯特譯碼電路