采用高速模數轉換器（ADC）的系統設計非常困難，對于輸入有兩類ADC架構可供選擇：緩沖型和無緩沖型。 緩沖和無緩沖架構的特征 緩沖架構的基本特征 * 高線性度緩沖器，但需要更高的功率； * 更易設計輸入網絡與高阻抗緩沖器接口，因為它提供固定的輸入端接電阻； * 緩沖器提供采樣電容與輸入網絡之間的隔離，電荷注入瞬變更小。 無緩沖架構的基本特征 * 輸入阻抗由開關電容設計設置； * 功耗較低； * 輸入阻抗隨時間變化(采樣時鐘-采樣保持器)； * 來自采樣電容的電荷注入反射回輸入網絡。 無緩沖ADC 開關電容ADC(見圖1)就是一類無緩沖ADC。無緩沖ADC的功耗通常遠低于緩沖ADC，因為前者的外部前端設計直接連到ADC的內部采樣保持(SHA)網絡。 圖1. 開關電容ADC 這種方法有兩個缺點 輸入阻抗隨著時間和模式而變化； 第二是電荷注入會反射回ADC的模擬輸入端，可能導致濾波器建立問題。 當模擬輸入頻率改變，以及SHA從采樣模式變為保持模式時，無緩沖ADC的輸入阻抗也會變化。必須使輸入與ADC采樣模式匹配，如圖2所示。 圖2. 輸入阻抗與模式和頻率的關系 在基帶范圍的較低頻率時，輸入阻抗的實部(藍線)在數千歐范圍內，在200 MHz以上時則滾降到2 kΩ。輸入阻抗的虛部或容性部分(紅線)也是如此，低頻時的容性負載相當高，高頻時逐漸變小到2 pF。這使得輸入結構的設計更加困難，特別是當頻率高于100 MHz時。 ADC如何能采樣一個壞信號(如圖3所示)并實現良好的性能？ 圖3. 典型單端輸入瞬變 查看圖4所示的差分ADC輸入，輸入信號干凈得多。壞信號毛刺已消失。共模抑制是差分信號的固有特性，它能消除任何噪聲，無論是來自電源、數字注入還是電荷注入。查看無緩沖ADC毛刺的另一種方法是在時域中，利用頻譜分析儀測量返回模擬輸入的噪聲。下圖顯示了開關電容ADC結構對模擬輸入的影響。 圖4. 典型差分輸入瞬變圖5. 頻譜分析儀在模擬輸入端的測量(未應用輸入匹配) 圖5顯示時鐘的諧波、噪聲和其它雜散成分在3 GHz以上的頻譜中饋通。匹配ADC輸入以降低時鐘饋通一般可將大部分諧波抑制10dB 以上。 圖6. 頻譜分析儀在模擬輸入端的測量(應用 輸入匹配，采用低Q電感或鐵氧體磁珠) 圖6中，通過在模擬輸入的每一側串聯一個低Q電感或鐵氧體磁珠，實現了輸入匹配。這是降低進入模擬輸入端的噪聲量的一種方法，需要時可采用。 緩沖ADC 緩沖輸入ADC(見圖7)更易于使用，因為輸入阻抗是固定值。隔離緩沖器抑制了電荷注入尖峰，因而開關瞬變顯著降低。緩沖器由內部雙極結晶體管級組成，具有固定的輸入端接電阻。 圖7. 緩沖輸入ADC 與開關電容ADC不同，此端接電阻不隨模擬輸入頻率而變化，因此驅動電路的選擇得以簡化。緩沖輸入級的缺點是ADC的功耗較高。然而，由于它經過專門設計，具有非常好的線性度和低噪聲特性，因此在ADC的全部額定帶寬內，輸入阻抗都是恒定的。 設計抗混疊濾波器(AAF)時應當注意，過多的元件可能會導致容差不匹配，進而產生偶數階失真。電感并非特性相同，不同電感的響應可能大不相同。廉價、低質量的電感一般表現不佳。此外，有時很難在電感上實現良好的焊接連接，這就會引起失真。務必將AAF的阻帶區間規定為平坦的，因為寬帶噪聲仍有可能折回帶內(見圖8)。 圖8. 抗混疊濾波器 多數轉換器具有很寬的模擬輸入帶寬。如果不使用AAF，混疊會降低動態范圍。AAF應按照等于或略大于目標信號帶寬的要求進行設計。濾波器的階數和類型取決于所需的阻帶抑制和通帶紋波。AAF在ADC的整個帶寬內應具有充分的阻帶抑制性能。 圖9. AAF響應與ADC帶寬響應 圖9說明了阻帶抑制在AAF設計中的重要性。注意，轉換器帶寬(紅色曲線所示)遠大于要采樣的頻帶。因此，噪聲和雜散可能會折回要采樣的帶內頻率中。注意淡藍曲線和粉紅曲線，其中濾波器響應出現在阻帶抑制區間。還應注意深綠或橙色曲線，阻帶抑制保持恒定。 (mbbeetchina)