鎖相環常見問題解答:1 AD公司鎖相環產品概述
2 PLL主要技術指標
21 相位噪聲
22 參考雜散
23 鎖定時間
3 應用中常見問題
31 PLL芯片接口相關問題
311 參考晶振有哪些要求我該如何選擇參考源
312 請詳細解釋一下控制時序，電平及要求。
313 控制多片PLL芯片時，串行控制線是否可以復用
314 請簡要介紹一下環路濾波器參數的設置
315 環路濾波器采用有源濾波器還是無源濾波器
316 PLL對于VCO有什么要求以及如何設計VCO輸出功率分配器
317 如何設置電荷泵的極性v
318 鎖定指示電路如何設計v
319 PLL對射頻輸入信號有什么要求
3110 PLL芯片對電源的要求有哪些
3111 內部集成了VCO的ADF4360-，其VCO中心頻率如何設定
32 PLL芯片性能相關問題
321 鎖相環輸出的諧波
322 鎖相環系統的相位噪聲來源有哪些減小相位噪聲的措施有哪些
323 為何我測出的相位噪聲性能低于ADSmPLL仿真預期值?
324 鎖相環鎖定時間取決于哪些因素如何加速鎖定
325 為何我的鎖相環在做高低溫試驗的時候，出現頻率失鎖
326 非跳頻（單頻）應用中，最高的鑒相頻率有什么限制
327 頻繁地開關鎖相環芯片的電源會對鎖相環有何影響
33 PLL的調試步驟
34 為您的設計選擇合適的PLL芯片v
341 評價PLL頻率合成器噪聲性能的依據是什么v
342 小數分頻的鎖相環雜散的分布規律是什么v
343 到底用小數分頻好還是整數分頻好v
344 AD提供的鎖相環仿真工具ADSmPLL支持哪些芯片，有什么優點v
35 PLL的幾個特殊應用
351 分頻 – 獲得高精度時鐘參考源
352 PLL，VCO閉環調制，短程無線發射芯片
353 PLL，VCO開環調制
354 解調
355 時鐘凈化----時鐘抖動（jtter）更小
356 時鐘恢復（Clock Recovery）