在以51單片機為核的小型電路設計中，沒有足夠的I/O端口與內部時鐘中斷實現I2C總線功能。本文運用VHDL語言對FPGA進行必要的編程，在不影響51單片機地址分配的同時能夠將8位并行數據轉化為符合I2C總線協議的串行數據，實現I2C主機控制器功能。同時，應用MaxPlus軟件對設計進行時序仿真，分析設計可行性與存在的不足，該設計能夠滿足預定目標，拓展FPGA應用。

　　I2C總線是一種常見的數據總線格式，在電路設計中經常使用，其優點是接口結構簡單，數據傳輸快，實現簡單。但是，在以 51單片機為核的小型電路設計中，沒有專門的I2C總線控制端口，因此迫切需要找到一種能夠實現I2C總線主機控制器的設計方案。本文在51單片機數據總線與地址總線的復用的基礎上，對FPGA進行適當編程，實現I2C主機控制器功能。該方案取代了使用專門的I2C總線轉換芯片的方法，節約了成本，同時能夠滿足地址總線的有效分配，拓展了FPGA的應用范圍。通過運用MaxPlus軟件對FPGA器件進行時序仿真后，分析了確認原該電路邏輯正確，實現的可行性。進而驗證了該方法是可行的。

　　I2C總線協議簡介與VHDL語言簡介

　　I2C總線以SDA由高到低電平作為起始條件，依次發送從機地址（7位地址或10位地址），與8位串行數據信息，以SDA由低到高電平作為結束條件。7位地址主機數據傳輸格式如圖1所示。

　　VHDL語言是進行大型FPGA工程設計時最常用的硬件編程語言。VHDL采用IEEE的標準，語法簡單，通俗易懂。

　　I2C總線主機控制器實現原理分析在51單片機地址總線與讀/寫信號的共同控制下，接通FPGA內部片選信號，對8位并行數據進行鎖存，選通I2C功能模塊。I2C功能模塊將并行數據轉換為符合I2C總線協議的串行數據，并將忙/閑信號反饋給上級。三個模塊均用VHDL硬件語言編寫［3］，FPGA內部電路原理如圖2所示。