十年前，微軟創(chuàng)始人比爾 · 蓋茨在其文章《A Robot in Every Home》里提出他對(duì)未來(lái)的憧憬：機(jī)器人將會(huì)像個(gè)人電腦一樣進(jìn)入每個(gè)家庭，為人類(lèi)服務(wù)。隨著人工智能以及智能硬件在過(guò)去幾年的飛速發(fā)展，到了2016年的今天，筆者堅(jiān)信各項(xiàng)技術(shù)已臻成熟，智能機(jī)器人很快進(jìn)入商業(yè)化時(shí)代，蓋茨的愿景也極有可能在5到10年內(nèi)實(shí)現(xiàn)。
　　要想機(jī)器人有智能，必先賦予其感知能力。感知計(jì)算，特別是視覺(jué)以及深度學(xué)習(xí)，通常計(jì)算量比較大，對(duì)性能要求高。但是機(jī)器人受電池容量限制，可分配給計(jì)算的能源比較低。除此之外，由于感知算法不斷發(fā)展，我們還需要不斷更新機(jī)器人的感知處理器。與其它處理器相比，FPGA具有低能耗、高性能以及可編程等特性，十分適合感知計(jì)算。本文首先解析FPGA的特性，然后介紹FPGA對(duì)感知算法的加速以及節(jié)能，最后談一談機(jī)器人操作系統(tǒng)對(duì)FPGA的支持。
　　FPGA：高性能、低能耗、可編程
　　與其它計(jì)算載體如CPU與GPU相比，F(xiàn)PGA具有高性能、低能耗以及可硬件編程的特點(diǎn)。圖1介紹了FPGA的硬件架構(gòu)，每個(gè)FPGA主要由三個(gè)部分組成：輸入輸出邏輯，主要用于FPGA與外部其他部件，比如傳感器的通信；計(jì)算邏輯部件，主要用于建造計(jì)算模塊；以及可編程連接網(wǎng)絡(luò)，主要用于連接不同的計(jì)算邏輯部件去組成一個(gè)計(jì)算器。在編程時(shí)，我們可以把計(jì)算邏輯映射到硬件上，通過(guò)調(diào)整網(wǎng)絡(luò)連接把不同的邏輯部件連通在一起去完成一個(gè)計(jì)算任務(wù)。比如要完成一個(gè)圖像特征提取的任務(wù)，我們會(huì)連接FPGA的輸入邏輯與照相機(jī)的輸出邏輯，讓圖片可以進(jìn)入FPGA。然后，連接FPGA的輸入邏輯與多個(gè)計(jì)算邏輯部件，讓這些計(jì)算邏輯部件并行提取每個(gè)圖片區(qū)域的特征點(diǎn)。最后，我們可以連接計(jì)算邏輯部件與FPGA的輸出邏輯，把特征點(diǎn)匯總后輸出。由此可見(jiàn)，F(xiàn)PGA通常把算法的數(shù)據(jù)流以及執(zhí)行指令寫(xiě)死在硬件邏輯中，從而避免了CPU的Instruction Fetch與Instruction Decode 工作。
　　
　　圖1 FPGA硬件架構(gòu)
　　高性能
　　雖然FPGA的頻率一般比CPU低，但是可以用FPGA實(shí)現(xiàn)并行度很大的硬件計(jì)算器。比如一般CPU每次只能處理4到8個(gè)指令，在FPGA上使用數(shù)據(jù)并行的方法可以每次處理256個(gè)或者更多的指令，讓FPGA可以處理比CPU多很多的數(shù)據(jù)量。另外，如上所述，在FPGA中一般不需要Instruction Fetch與Instruction Decode， 減少了這些流水線工序后也節(jié)省了不少計(jì)算時(shí)間。
　　為了讓讀者對(duì)FPGA加速有更好的了解，我們總結(jié)了微軟研究院2010年對(duì)BLAS算法的FPGA加速研究。BLAS是矩陣運(yùn)算的底層庫(kù)，被廣泛運(yùn)用到高性能計(jì)算、機(jī)器學(xué)習(xí)等領(lǐng)域。在這個(gè)研究中，微軟的研究人員分析了CPU、GPU以及FPGA對(duì)BLAS的加速以及能耗。圖2對(duì)比了FPGA以及CPU、GPU執(zhí)行GaxPy算法每次迭代的時(shí)間，相對(duì)于CPU，GPU與FPGA都達(dá)到了60%的加速。圖中顯示的是小矩陣運(yùn)算，隨著矩陣的增大，GPU與FPGA相對(duì)與CPU的加速比會(huì)越來(lái)越明顯。
　　
　　圖2 GaxPy 算法性能對(duì)比 （單位：微秒）
　　低能耗
　　FPGA相對(duì)于CPU與GPU有明顯的能耗優(yōu)勢(shì)，主要有兩個(gè)原因。首先，在FPGA中沒(méi)有Instruction Fetch與Instruction Decode，在Intel的CPU里面，由于使用的是CISC架構(gòu)，僅僅Decoder就占整個(gè)芯片能耗的50%；在GPU里面，F(xiàn)etch與Decode也消耗了10%～20%的能源。其次，F(xiàn)PGA的主頻比CPU與GPU低很多，通常CPU與GPU都在1GHz到3GHz之間，而FPGA的主頻一般在500MHz以下。如此大的頻率差使得FPGA消耗的能源遠(yuǎn)低于CPU與GPU。
　　圖3對(duì)比了FPGA以及CPU、GPU執(zhí)行GaxPy算法每次迭代的能源消耗。可以發(fā)現(xiàn)CPU與GPU的能耗是相仿的，而FPGA的能耗只是CPU與GPU的8%左右。由此可見(jiàn)，F(xiàn)PGA計(jì)算比CPU快60%，而能耗只是CPU的1/12，有相當(dāng)大的優(yōu)勢(shì)，特別在能源受限的情況下，使用FPGA會(huì)使電池壽命延長(zhǎng)不少。