DS90LV110T 1 至 10 LVDS 數(shù)據(jù)/時(shí)鐘分配器

數(shù)據(jù)： DS90LV110T 1 to 10 LVDS Data/Clock Distributor 數(shù)據(jù)表

描述

DS90LV110是1到10個(gè)數(shù)據(jù)/時(shí)鐘分配器，采用LVDS（低壓差分信號）技術(shù)實(shí)現(xiàn)低功耗，高速運(yùn)行。數(shù)據(jù)路徑在輸入與輸出之間完全不同，以實(shí)現(xiàn)低噪聲和低脈沖寬度失真。該設(shè)計(jì)允許將1個(gè)輸入連接到所有10個(gè)輸出。 LVDS I /O支持點(diǎn)對點(diǎn)互連的高速數(shù)據(jù)傳輸。該器件可用作高速差分1至10信號分配/扇出，取代多路總線應(yīng)用，實(shí)現(xiàn)更高速鏈路，提高信號質(zhì)量。它還可用于高達(dá)400MHz的時(shí)鐘分配。

DS90LV110可直接接受LVDS信號電平，LVPECL電平或帶衰減網(wǎng)絡(luò)的PECL。

可以使用使能引腳將LVDS輸出置于TRI-STATE。

有關(guān)詳細(xì)信息，請參閱本數(shù)據(jù)手冊的“應(yīng)用信息”部分。

特性

低抖動800 Mbps全差分?jǐn)?shù)據(jù)路徑
145 ps（典型值）pk-pk抖動，PRBS = 2 ²³ -1 800 Mbps的數(shù)據(jù)模式
單個(gè)+3.3 V電源
總功耗低于413 mW（典型值）
平衡輸出阻抗
輸出通道間偏斜為35ps（典型值）
差分輸出電壓（V _OD）為320mV（典型值） 100Ω終端負(fù)載。
LVDS接收器輸入接受LVPECL信號
2.8 ns（典型值）的快速傳播延遲
接收器輸入閾值＆lt; ±100 mV
28導(dǎo)聯(lián)TSSOP封裝
符合ANSI /TIA /EIA-644 LVDS標(biāo)準(zhǔn)

所有商標(biāo)均為各自所有者的財(cái)產(chǎn)。

參數(shù) 與其它產(chǎn)品相比?緩沖器、驅(qū)動器/接收器和交叉點(diǎn)

?
Device Type
Protocols
No. of Tx
No. of Rx
Input Signal
Output Signal
Signaling Rate (Mbps)
ESD HBM (kV)
Function
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

DS90LV110T	DS90LV110AT
Buffer ? ?	Buffer ? ?
LVDS ? ?	LVDS ? ?
10 ? ?	10 ? ?
1 ? ?	1 ? ?
CML LVDS LVPECL ? ?	CML LVDS LVPECL ? ?
LVDS ? ?	LVDS ? ?
800 ? ?	400 ? ?
4 ? ?	8 ? ?
Repeater/Translator ? ?	Repeater/Translator ? ?
-40 to 85 ? ?	-40 to 85 ? ?
TSSOP ? ?	TSSOP ? ?
28TSSOP: 62 mm2: 6.4 x 9.7(TSSOP) ? ?	28TSSOP: 62 mm2: 6.4 x 9.7(TSSOP) ? ?
28TSSOP ? ?	28TSSOP ? ?