DS90C365A +3.3V 可編程 LVDS 發(fā)送器 18 位平板顯示鏈接 - 87.5 MHz

數(shù)據(jù)： DS90C365A 3.3V Prog LVDS Transm 18-Bit FPD Link-87.5 MHz 數(shù)據(jù)表

描述

DS90C365A是DS90C363，DS90C363A和DS90C365的引腳兼容替代產(chǎn)品。 DS90C365A具有其他功能和改進(jìn)，使其成為DS90C363，DS90C363A和DS90C365的理想替代品。 LVDS發(fā)送器系列。

DS90C365A發(fā)送器將21位LVCMOS /LVTTL數(shù)據(jù)轉(zhuǎn)換為4個LVDS（低壓差分信號）數(shù)據(jù)流。鎖相發(fā)送時鐘通過第四LVDS鏈路與數(shù)據(jù)流并行發(fā)送。發(fā)送時鐘的每個周期對輸入數(shù)據(jù)的21位RGB進(jìn)行采樣和發(fā)送。在87.5MHz的發(fā)送時鐘頻率下，以每個LVDS數(shù)據(jù)信道612.5Mbps的速率發(fā)送21位RGB數(shù)據(jù)和3位LCD定時和控制數(shù)據(jù)（FPLINE，F(xiàn)PFRAME，DRDY）。使用87.5 MHz時鐘，數(shù)據(jù)吞吐量為229.687 Mbytes /sec。該發(fā)送器可通過專用引腳編程為上升沿選通或下降沿選通。上升沿或下降沿選通發(fā)送器將與下降沿選通FPDLink接收器互操作，無需任何轉(zhuǎn)換邏輯。

該芯片組是解決與寬，高速TTL相關(guān)的EMI和電纜尺寸問題的理想方法接口添加了Spead Spectrum Clocking支持..

特性

與DS90C363，DS90C363A和DS90C365引腳兼容
時鐘/時間間無需特殊的啟動順序數(shù)據(jù)和/PD引腳。輸入信號（時鐘和數(shù)據(jù)）可以在設(shè)備上電之前或之后應(yīng)用。
支持?jǐn)U頻時鐘頻率高達(dá)100kHz的頻率調(diào)制和放大。
當(dāng)輸入時鐘丟失且/PD引腳為邏輯高電平時，“輸入時鐘檢測”功能會將所有LVDS對拉至邏輯低電平。
“輸入時鐘檢測”功能將所有LVDS對拉至邏輯低電平。< /li>
18至87.5 MHz移位時鐘支持
Tx功耗＆lt; 146 mW（典型值），87.5 MHz灰度等級
Tx掉電模式＆lt; 37 uW（典型值）
支持VGA，SVGA，XGA，SXGA（雙像素），SXGA +（雙像素），UXGA（雙像素）。
窄總線可減小電纜尺寸和成本
高達(dá)1.785 Gbps吞吐量
高達(dá)223.125兆字節(jié)/秒帶寬
345 mV（典型值）擺幅LVDS設(shè)備實現(xiàn)低EMI
符合TIA /EIA-644 LVDS標(biāo)準(zhǔn)
薄型48引腳TSSOP封裝

所有商標(biāo)均為其各自所有者的財產(chǎn)。 TRI-STATE是德州儀器公司的商標(biāo)。 TRI-STATE是德州儀器公司的商標(biāo)。

參數(shù) 與其它產(chǎn)品相比?顯示 SerDes

?
Function
Color Depth (bpp)
Pixel Clock Min (MHz)
Pixel Clock (Max) (MHz)
Input Compatibility
Output Compatibility
Total Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

DS90C365A	DS90CF366
Transmitter ? ?	Receiver ? ?
18 ? ?	18 ? ?
18 ? ?	20 ? ?
87.5 ? ?	85 ? ?
LVCMOS LVTTL ? ?	FPD-Link LVDS ? ?
FPD-Link LVDS ? ?	LVCMOS ? ?
1785 ? ?	1785 ? ?
Catalog ? ?	Catalog ? ?
-10 to 70 ? ?	-10 to 70 ? ?
TSSOP ? ?	TSSOP ? ?
48TSSOP: 101 mm2: 8.1 x 12.5(TSSOP) ? ?	48TSSOP: 101 mm2: 8.1 x 12.5(TSSOP) ? ?
48TSSOP ? ?	48TSSOP ? ?