完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>
此DS90UA102-Q1解串器,與DS90UA101-Q1串行器一同使用,為多通道音頻系統中數字音頻分配提供了一個解決方案它在一個單條屏蔽雙絞線或同軸電纜上借助一個嵌入式時鐘用高速已串化接口接收數據。這個串行總線系統配置在鏈路上支持高速數據正向傳輸和低速雙向控制通道。數字音頻,通用IO和一個單差分對上控制信號的聯合使用減少了互連尺寸和重量,同時也減少了與偏斜和系統延遲相關的設計問題。
此DS90UA102-Q1解串器提取時鐘,并將來自高速低壓差分信令的信號電平位移至單端LVCMOS。此器件輸出多達8個數字音頻數據通道,字/幀同步,位時鐘和系統時鐘。
四個專用的通用輸入引腳和四個通用輸出引腳可靈活地實現與遠程器件之間的控制和中斷信號傳輸。
串行輸入數據流的自適應均衡為線纜的傳輸質損耗提供補償,并減少了介質引入的確定性抖動。
| ? |
|---|
| Function |
| Color Depth (bpp) |
| Pixel Clock Min (MHz) |
| Pixel Clock (Max) (MHz) |
| Input Compatibility |
| Output Compatibility |
| Features |
| Signal Conditioning |
| EMI Reduction |
| Diagnostics |
| Total Throughput (Mbps) |
| Rating |
| Operating Temperature Range (C) |
| Package Group |
| Package Size: mm2:W x L (PKG) |
| Pin/Package |
| ? |
| DS90UA102-Q1 | DS90UA101-Q1 |
|---|---|
| Deserializer ? ? | Serializer ? ? |
| 8 ? ? | 8 ? ? |
| 10 ? ? | 10 ? ? |
| 50 ? ? | 50 ? ? |
| FPD-Link III LVDS ? ? | LVCMOS ? ? |
| LVCMOS ? ? | FPD-Link III LVDS ? ? |
| CRC Dedicated GPIO FPD-Link III Coax I2C Config I2S Audio TDM Audio ? ? | CRC Dedicated GPIO FPD-Link III Coax I2C Config I2S Audio TDM Audio ? ? |
| Adaptive Equalizer Programmable Equalizer ? ? | ? |
| LVDS SSCG Staggered Outputs ? ? | LVDS SSC Compatible ? ? |
| BIST ? ? | BIST ? ? |
| 600 ? ? | 600 ? ? |
| Automotive ? ? | Automotive ? ? |
| -40 to 105 ? ? | -40 to 105 ? ? |
| WQFN ? ? | WQFN ? ? |
| 48WQFN: 49 mm2: 7 x 7(WQFN) ? ? | 32WQFN: 25 mm2: 5 x 5(WQFN) ? ? |
| 48WQFN ? ? | 32WQFN ? ? |