CMOS電路中的功耗分為兩部分：靜態(tài)功耗和動(dòng)態(tài)功耗；

將MVSIM_NATIVE_DEMO文件夾拷貝出來(lái)，如下所示，LP、LP_DVE、LP_LPA文件夾....

全芯片UPF低功耗設(shè)計(jì)(含DFT設(shè)計(jì))

請(qǐng)問(wèn)，JTAG有5個(gè)端口，為什么Trst是可選的復(fù)位端口？

YUV是一種基本色彩空間，人眼對(duì)亮度比色度更敏感，所以亮度分量Y要比色度分量U、V重要。

答：仿真Error報(bào)告如下：很明顯./tsdb_rtl/patterns下面有2個(gè)patters_s....

SDF文件是在VCS/NC-Verilog后仿真運(yùn)行時(shí)將STD/IO/Macro門(mén)級(jí)verilog中....

由于圖像傳感器芯片Pixel陣列存在工藝偏差及缺陷，因此會(huì)造成圖像上部分像素顯示錯(cuò)誤，這些有缺陷的P....

當(dāng)SoC上有超過(guò)80%的芯片面積被各種形式的存儲(chǔ)器占用之時(shí)，存儲(chǔ)器的DFT測(cè)試已經(jīng)變得非常重要。

代碼如下，大家看到這個(gè)代碼有什么體會(huì)？綜合會(huì)有什么Warning？

小編獨(dú)立設(shè)計(jì)SoC/MCU/ISP芯片也被質(zhì)疑，嘲笑。但也成功交付很多顆設(shè)計(jì)了，你只管拼命努力，讓別....

MPW ：多項(xiàng)目晶圓，將多個(gè)使用相同工藝的集成電路設(shè)計(jì)放在同一晶圓片上流片，制造完成后，每個(gè)設(shè)計(jì)可以....

低功耗設(shè)計(jì)后，功耗為0.285mW，功耗降低98.9%！

低功耗架構(gòu)設(shè)計(jì)需要前后端拉通規(guī)劃，前端設(shè)計(jì)有PMU功耗管理單元，比如A模塊電壓常開(kāi)，B模塊電壓可關(guān)斷....

景芯SoC訓(xùn)練營(yíng)有同學(xué)問(wèn)Verdi如何加載task函數(shù)里面的波形，這里以高速圖像接口MIPI為例，給....

國(guó)內(nèi)大部分公司都是采用40/28nm等工藝，一方面技術(shù)非常成熟，一方面成本可控，學(xué)員們不用一味追求高....

首先，考慮x和z在verilog條件語(yǔ)句中的使用情況，然后我們?cè)倏紤]在verilog中用x和z給其他....

畫(huà)出電路、畫(huà)出波形，設(shè)計(jì)意圖一目了然，筆者一直推薦這種設(shè)計(jì)方案風(fēng)格，畫(huà)出電路圖、波形圖絕對(duì)是設(shè)計(jì)輔助....

寄生參數(shù)抽取 只會(huì)StarRC 不會(huì)QRC？本章節(jié)講解下QRC抽取寄生參數(shù)。

當(dāng)PR工具導(dǎo)入scan chain的scandef，用于reorder，但是報(bào)錯(cuò)說(shuō)scan chai....

請(qǐng)問(wèn)，為了規(guī)避毛刺，UART的start bit至少需要拉低多長(zhǎng)時(shí)間？

然后選中一個(gè)power shut down domain的STD作為對(duì)象，domain關(guān)電后，rep....

bind 檢查power domain的library binding情況，也就是檢查是否所有的ce....

Cadence功耗分析首先需生成power grid library

很明顯，說(shuō)ADC和DPHY的lef文件找不到，原因是DPHY、ADC模塊被簡(jiǎn)化摘掉了，因此，setu....

首先，終端輸入module list看看哪些工具可以用：可以看到目前用的dc/T-2022.03-S....

景芯SoC集成了大型IP，一次仿真時(shí)間就是1.5小時(shí)起步，DFT、DC、PR就需要超過(guò)24小時(shí)的ru....

插入下降沿觸發(fā)的D觸發(fā)器，當(dāng)前已打開(kāi)的時(shí)鐘路徑上的時(shí)鐘會(huì)在其下降沿之后先關(guān)閉，然后待打開(kāi)時(shí)鐘路徑上的....

景芯SoC用always on的power domain電壓域的pwrdown_mux信號(hào)作為pow....

作為IC設(shè)計(jì)人員，熟練掌握數(shù)字前端語(yǔ)法檢查工具Spyglass的重要性不言而喻，本文講解景芯SoC的....