国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統消息
      • 評論與回復
      VIP于 到期 續費
      登錄后你可以
      • 下載海量資料
      • 學習在線課程
      • 觀看技術視頻
      • 寫文章/發帖/加入社區
      會員中心
      創作中心
      發布
      創作活動

      完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>

      3天內不再提示

      Xilinx賽靈思官微

      文章：612 被閱讀：192.3w 粉絲數：31 關注數：0 點贊數：8

      廣告

      Vivado崩潰調試的方案和預防

      在某些情況下會出現日志不足的狀況，并且需要與賽靈思共享 RTL 設計，才能對問題進行進一步調試。
      的頭像 Xilinx賽靈思官微 發表于 07-25 15:52 ?16161次閱讀
      Vivado崩潰調試的方案和預防

      云計算成為新興市場，為全球提供服務

      許多這些業經驗證的 IP 核都可進行配置，因而可針對特定應用性能需求進行量身定制。賽靈思提供各種專業....
      的頭像 Xilinx賽靈思官微 發表于 07-25 15:43 ?2432次閱讀

      簡要說明如何使用“work” 庫

      因此，即使 bottom2.vhd 已被編譯為一個名為“work”的物理庫，并且頂層由“work”庫....
      的頭像 Xilinx賽靈思官微 發表于 07-25 15:33 ?4919次閱讀
      簡要說明如何使用“work” 庫

      賽靈思未雨綢繆，闡述數據大爆炸的利與弊

      毋庸質疑，數據無論對于工業物聯網（IIoT）還是醫療物聯網 （HcIoT）來說，優勢都非常明確：對于....
      的頭像 Xilinx賽靈思官微 發表于 07-25 15:26 ?4235次閱讀

      射頻數據轉換器解決方案詳解

      請務必注意，在 IP 中也會配置一些 Get 和 Set 調用，例如復雜的混頻器設置。有些調用只能在....
      的頭像 Xilinx賽靈思官微 發表于 07-25 15:17 ?7758次閱讀
      射頻數據轉換器解決方案詳解

      賽靈思在深圳舉辦工業物聯網研討會，米爾受邀參加

      米爾長期致力于推動智能制造相關技術的發展，針對運動控制，工業以太網，人機交互等重要技術環節推出了一系....
      的頭像 Xilinx賽靈思官微 發表于 07-25 15:11 ?1610次閱讀

      PCB設計各種信號完整性問題

      我們已不再生活在信號“0”和“1”的數字領域里了，因此我們現在需要考慮在從發射器到接收器的傳輸過程中....
      的頭像 Xilinx賽靈思官微 發表于 07-25 15:05 ?3558次閱讀
      PCB設計各種信號完整性問題

      賽靈思的AI平臺斬獲“2019 年度最佳視覺產品獎”

      賽靈思 AI 平臺是業界首款同時針對軟件，硬件優化的平臺解決方案，其豐富而且全面的軟件環境支持在常見....
      的頭像 Xilinx賽靈思官微 發表于 07-25 14:57 ?2163次閱讀

      賽靈思--為客戶塑造全新價值

      六大重要的新興市場——視頻/視覺、高級駕駛員輔助系統（ADAS）/無人駕駛、工業物聯網、5G無線、軟....
      的頭像 Xilinx賽靈思官微 發表于 07-25 14:48 ?2251次閱讀
      賽靈思--為客戶塑造全新價值

      賽靈思推出兩款開發環境軟件能配合多種系統級設計工具

      如果這些環境足夠高級，就能真正推廣All Programmable FPGA 和Zynq SoC 設....
      的頭像 Xilinx賽靈思官微 發表于 07-25 14:35 ?8156次閱讀
      賽靈思推出兩款開發環境軟件能配合多種系統級設計工具

      TOPIC公司創建基于賽靈思的開發板加速嵌入式開發

      如果需要的話，客戶可以添加他們自己的濾波器到這個參考設計，按照Dyplo的設計流程，轉換成HDL代碼....
      的頭像 Xilinx賽靈思官微 發表于 07-25 14:23 ?3525次閱讀

      在視覺系統中正確處理多圖像傳感器

      Bergeron演示了一個臉部識別和視線跟蹤應用的幻燈片，其通過采用針對賽靈思全可編程器件的Xylo....
      的頭像 Xilinx賽靈思官微 發表于 07-25 14:09 ?2547次閱讀
      在視覺系統中正確處理多圖像傳感器

      賽靈思對OpenCL，C，和C++語言對FPGA和全SoC的作用詳解

      有這樣一個讓人糾結的問題。FPGA具有優越的性能和良好的功耗，但怎么樣讓那些不精通VHDL或者Ver....
      的頭像 Xilinx賽靈思官微 發表于 07-25 11:58 ?5527次閱讀

      賽靈思推出UltraFast幫助用戶學習Vivado

      找到目標后，可以利用max_fanout來限定其扇出值，讓工具在實現過程中復制驅動端寄存器來優化。如....
      的頭像 Xilinx賽靈思官微 發表于 07-25 11:45 ?3324次閱讀
      賽靈思推出UltraFast幫助用戶學習Vivado

      賽靈思FPGA在C語言上的開發介紹

      SDSoC開發環境可提供高度簡化、類似ASSP C/C++的編程體驗，包括簡便易用的Eclipse集....
      的頭像 Xilinx賽靈思官微 發表于 07-25 11:28 ?10797次閱讀
      賽靈思FPGA在C語言上的開發介紹

      賽靈思關于時序的分析

      即便是同一種FF，在同一個芯片上不同操作條件下的延時都不盡相同，我們稱這種現象為OCV（on-chi....
      的頭像 Xilinx賽靈思官微 發表于 07-25 11:22 ?5509次閱讀
      賽靈思關于時序的分析

      賽靈思關于嵌入式系統的簡要介紹

      價格Price，功耗Power，性能Performance是工程優化的“3P標準”，假如一個基于PC....
      的頭像 Xilinx賽靈思官微 發表于 07-25 11:07 ?3247次閱讀

      賽靈思關于I/O約束法的簡要概括（下）

      DDR接口的約束稍許復雜，需要將上升沿和下降沿分別考慮和約束，以下以源同步接口為例，分別就Setup....
      的頭像 Xilinx賽靈思官微 發表于 07-25 11:01 ?3484次閱讀
      賽靈思關于I/O約束法的簡要概括（下）

      賽靈思關于I/O約束法的簡要概括（上）

      可以這樣計算輸入接口約束：DDR方式下數據實際的采樣周期是時鐘周期的一半；上升沿采樣的數據（Rise....
      的頭像 Xilinx賽靈思官微 發表于 07-25 10:59 ?4243次閱讀
      賽靈思關于I/O約束法的簡要概括（上）

      賽靈思的機器視覺的解決方案和優勢

      高度集成的All Programmable SoC通過將圖像/視頻處理、分析、傳感器接口和高速機器視....
      的頭像 Xilinx賽靈思官微 發表于 07-25 10:55 ?2731次閱讀
      賽靈思的機器視覺的解決方案和優勢

      DSoC為C/C++開發團隊提供幫助

      然后全系統優化的編譯器自動將系統編譯為一個完整的軟件或者硬件系統。同時也會生成可編程邏輯比特流文件和....
      的頭像 Xilinx賽靈思官微 發表于 07-25 10:52 ?3287次閱讀
      DSoC為C/C++開發團隊提供幫助

      賽靈思視覺攝像機方案介紹

      提供 10 x 10mm 的小型創新封裝選項，滿足小尺寸攝像機要求，無需 PCB 微過孔即可實現。
      的頭像 Xilinx賽靈思官微 發表于 07-25 10:15 ?2515次閱讀
      賽靈思視覺攝像機方案介紹

      毫米波原型設計平臺解決方案

      BEEcube公司董事長兼伯克利無線研究中心聯合創始人Bob Brodersen博士指出：“5G可將....
      的頭像 Xilinx賽靈思官微 發表于 07-25 09:59 ?3018次閱讀

      16nm產品核心技術及介紹

      憑借該產品組合，賽靈思能滿足各種下一代應用需求，包括LTE Advanced 與早期5G無線、Tb ....
      的頭像 Xilinx賽靈思官微 發表于 07-25 09:53 ?4432次閱讀
      16nm產品核心技術及介紹

      賽靈思產品介紹

      FPGA 設計包含越來越多的 IP 數量，如此前使用的內部 IP、Xilinx FPGA IP 或第....
      的頭像 Xilinx賽靈思官微 發表于 07-25 09:38 ?3882次閱讀

      tcl局部編輯以最小的代價完成最大的改動

      第一步所指的Design通常是完全布局布線后的設計，如果是在工程模式下，可以直接在IDE中打開實現后....
      的頭像 Xilinx賽靈思官微 發表于 07-25 09:27 ?3550次閱讀
      tcl局部編輯以最小的代價完成最大的改動

      PCIe分岔--避免向英特爾接入數據流

      CESNET和INVEA-TECH進行了一系列實驗來展示PCIe分岔的好處。測試程序包括裝載一塊賽靈....
      的頭像 Xilinx賽靈思官微 發表于 07-25 08:58 ?3360次閱讀
      PCIe分岔--避免向英特爾接入數據流

      設計建模系統流量并驗證系統的性能

      如果您要進行這種類型的分析，AXI流量生成器正是您需要的那種儀器。在您的團隊將系統硬件設計到Zynq....
      的頭像 Xilinx賽靈思官微 發表于 07-25 08:38 ?2875次閱讀
      設計建模系統流量并驗證系統的性能

      賽靈思的目標和發展

      賽靈思公司亞太區銷售與市場副總裁楊飛表示，賽靈思的SDx系列仍會持續發展。毫無疑問，這會幫助賽靈思面....
      的頭像 Xilinx賽靈思官微 發表于 07-24 17:58 ?4017次閱讀
      賽靈思的目標和發展

      賽靈思系列芯片支持Convey Computer公司的硬件加速器板卡

      以前加速器應用設計主要使用硬件描述語言（HDL）例如Verilog來進行程序設計。這就需要專門的技能....
      的頭像 Xilinx賽靈思官微 發表于 07-24 17:49 ?4287次閱讀
      賽靈思系列芯片支持Convey Computer公司的硬件加速器板卡