光纖通信大會在美國舊金山Moscone中心盛大開幕。華為公司和賽靈思公司利用這次會議聯手發布400G路由器原型。由于400GE標準現在仍未完成制訂，因此這款400G原型路由器仍待改善，不過它為運營商提供了一個展示平臺，這些運營商已經預見到未來數年數據海嘯將要襲來，因為將有500億臺智能設備或3000億無源 “物”會連接到互聯網。根據2012年IEEE 802.3 BWA (帶寬評估)報告，核心網絡流量每18個月翻一番，而服務器輸入輸出帶寬則每24個月翻一番，因此在100G標準完成后需盡快完成400G以太網標準。

其實400GE標準制定工作已經開始，但主要的網絡設備供應商如華為等不及標準落地就必須開始加緊硬件開發。故此華為開發團隊選擇使用可編程邏輯器件，開發400G線卡、總線架構和背板，它們要支持華為NetEngine NE5000E 集群路由器的高吞吐量線卡。

這款產品的聯合發布人華為重要標準策略師（Distinguished Standards Strategist）Chuck Adams指出，這款400G原型系統的開發，顯示華為已能支持新興的400GE標準，這個原型系統也證實了華為系統的可行性-----不管64字節的包還是1518字節的數據包，都沒有出現丟包現象，這也證明了華為所選擇的方法和器件技術可以支持400GE系統的帶寬和功率需求，同時給華為實現了領先2年的系統開發時間----華為可以有充足的時間應對標準完善引發的系統設計修正。

以下為華為原型400G原型線卡架構框圖：

這個400G線卡包括兩個主要的子系統：400G發送端和400G接收端。發送端和接收端集成了16 個25G端口以創建400G發送和接收通道。兩個子系統采用Interlaken協議與NetEngine路由器的背板通信。

這兩個子系統均在Xilinx Virtex-7XC7VH870T Heterogeneous 3D FPGA實現，該系統集成16個28Gbps低抖動GTZ SerDes收發器和72 個13.1Gbps GTH串行解串收發器。這個系統運行頻率312.5MHz，以1280-bit寬總線實現了400G吞吐量。華為工程師們之所以選擇這些特殊的All Programmable器件是因為，他們采用的半導體器件需要在有限的功率預算內完成與四個CFP2光模塊和Interlaken背板的高密度連接。

下圖是設計完成的400G線卡LPUF-480A的圖片，線卡面板上的四個矩形接口支持100G CFP2光模塊。除了兩個賽靈思 Virtex-7 XC7VH870T異構3D FPGA而外，LPUF-480A線卡采用多種類型的高速存儲器，包括DDR3 SDRAM、QDR SRAM和RLDRAM， FPGA中的各種存儲器接口控制這些存儲器。

值得一提的是這款原型系統基于賽靈思28nm Virtex-7 3D IC。該設計布局周密可以方便地移植到賽靈思下一代基于UltraScale架構的20nm單芯片FPGA。這些器件的邏輯密度更高、功耗更低，還可以實現更高性能。