《賽靈思中國通訊》雜志第 55 期的封面報道從系統層面向您詳細介紹了賽靈思最新推出的 16nm UltraScale+ FPGA、3D IC 產品系列及其第二代 Zynq 全可編程 SoC (Zynq UltraScale+ MPSoC)，以及如何實現相較于 28nm 7 系列器件高達 2 至 5 倍的性能功耗比的優勢等內容。

封面故事

Xilinx 16nm UltraScale+器件實現2至5倍的性能功耗比優勢

臺積公司的16nm FinFET 工藝與賽靈思最新UltraRAM 和SmartConnect技術相結合，使賽靈思能夠

為市場提供超越摩爾定律的價值優勢。

設計方法和應用特性

60G毫米波回程鏈路隨時準備提升蜂窩網絡容量

基于賽靈思Zynq SoC的完整60GHz 雙向數據通信方案可提供小蜂窩回程市場所需的性能和靈活性。

MACsec IP核大幅提升數據中心安全性

數據中心設備設計人員將結合采用基于FPGA的內核來提供安全的高性能以太網鏈路。

利用Xilinx Zynq SoC簡化您的“熱”測試

本文介紹一種使用Zynq SoC和賽靈思IP 核簡化高速光學收發器模塊熱測試的方法。

教你怎么做

雙管齊下，充分發揮Zynq SoC優勢

利用賽靈思Zynq SoC 上的兩個ARM A9 內核可以顯著提高您的系統性能。

如何將PetaLinux移植到XilinxFPGA上

用戶可輕松將這款高穩健操作系統安裝到目標FPGA 平臺上，以供嵌入式設計項目使用。

嘗試通過算法重構和Vivado HLS生成高效的處理流水線

通過用于重構高級算法描述的簡單流程，就可以利用高層次綜合功能生成更高效的處理流水線。

新聞及近期活動

Xilinx聯盟計劃合作伙伴的最新技術