隨著電子產(chǎn)品的集成性及復(fù)雜度呈指數(shù)型增長，加上越來越苛刻的研發(fā)周期要求，給各種設(shè)計(jì)公司提出了難題。這其中FPGA的設(shè)計(jì)挑戰(zhàn)尤為突出。不斷增加的管腳數(shù)量，同一PCB上的多顆FPGA之間互連等等，面對(duì)這些挑戰(zhàn)如果還依照以往的手動(dòng)式設(shè)計(jì)流程，勢(shì)必會(huì)在激烈的市場(chǎng)競(jìng)爭(zhēng)中失去優(yōu)勢(shì)！Mentor公司針對(duì)這種實(shí)際應(yīng)用情況，提出了集成式管腳優(yōu)化方案，根據(jù)信號(hào)連接關(guān)系及器件位置擺放信息，自動(dòng)實(shí)現(xiàn)IO管腳優(yōu)化，在保證產(chǎn)品質(zhì)量的前提下，高效完成FPGA設(shè)計(jì)及優(yōu)化工作，在最短的時(shí)間內(nèi)使產(chǎn)品順利上市！

4大技術(shù)優(yōu)勢(shì)：

1縮減設(shè)計(jì)成本：

減少過孔數(shù)量

節(jié)省PCB疊層數(shù)量

減少生產(chǎn)制造迭代次數(shù)

2縮短設(shè)計(jì)周期：

減少設(shè)計(jì)迭代次數(shù)

提升FPGA布線效率

快速優(yōu)化IO管腳，自動(dòng)生成器件symbol

3減少設(shè)計(jì)失誤：

杜絕器件symbol設(shè)計(jì)失誤

避免手動(dòng)更換IO管腳而造成的失誤

4提高產(chǎn)品質(zhì)量：

減少布線長度，提升信號(hào)質(zhì)量