logicore產(chǎn)品指南
熟練掌握MTLAB雷達(dá)信號處理仿真算法設(shè)計(jì)和最新軟件VIVADO的使用(結(jié)合ISE軟件進(jìn)行過渡)，以及如何使用altium designer或者CADENCE。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1660文章
22412瀏覽量
636402 -
雷達(dá)
+關(guān)注
關(guān)注
52文章
3328瀏覽量
123916
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
如何獲得我們從logicore獲得的任何設(shè)計(jì)的位文件
嗨， 我需要幫助，因?yàn)槲以?b class='flag-5'>Logicore中使用.coe文件制作了FIR過濾器，但我的麻煩是如何獲取我們在邏輯上獲得的任何東西的.bit文件...因?yàn)?b class='flag-5'>logicore沒有給出任何選項(xiàng)來獲取位文件
發(fā)表于 01-28 08:22
Logicore IP CAN過濾問題
，而是接受不應(yīng)該通過的其他CAN消息。我已多次閱讀LogiCORE IP CAN v5.0產(chǎn)品指南，并檢查了AFR，AFMR和AFID寄存器的設(shè)置。我正在使用CAN B（擴(kuò)展ID） -J1939 CAN
發(fā)表于 04-02 10:37
怎么在virtex5 FX200T中使用LogiCORE IP SerialRapidIO v5.6 ipcore？
你好我在virtex5 FX200T中使用LogiCORE IP SerialRapidIO v5.6 ipcore。1）我的查詢是提供的用戶指南，ug503不包含任何模擬結(jié)果，任何人都可以幫我驗(yàn)證我的設(shè)計(jì)。2）如果可能，請參閱包含ipcore詳細(xì)說明的文件。謝謝＆amp
發(fā)表于 03-17 09:46
如何添加LogiCore IP的新來源？
的是100MHz源。然而，谷歌搜索和閱讀文檔，我發(fā)現(xiàn)什么都沒有。我找到關(guān)于使用DCM而不是PLL的帖子。我讀到有關(guān)LogiCore DCM到PLL的信息，還是PLL到DCM？我讀到了關(guān)于單獨(dú)實(shí)例化它們的內(nèi)容。我
發(fā)表于 06-18 15:31
UG157 LogiCORE IP Initiator/Ta
UG157 - LogiCORE™ IP Initiator/Target v3.1 for PCI™ 入門指南
發(fā)表于 07-28 15:45
?50次下載
UG341-LogiCORE Endpoint Block
UG341 - LogiCORE? Endpoint Block Plus v1.6 for PCI Express? 用戶指南
發(fā)表于 07-28 15:47
?38次下載
快速傅立葉變換開發(fā)指南
快速傅立葉變換開發(fā)指南:The Xilinx® LogiCORE™ IP Fast Fourier Transform (FFT) is a computationally
發(fā)表于 12-31 15:19
?35次下載
UG157 - LogiCORE IP Initiator,Target v3.1 for PCI 入門指南
《LogiCORE IP Initiator/Target v3.1 for PCI 入門指南》提供經(jīng)過全面驗(yàn)證的 32 位和 64位預(yù)實(shí)現(xiàn) PCI 總線接口。本指南講述支持的基于 Virtex 和 Spartan 架構(gòu)的 32
發(fā)表于 01-17 16:15
?0次下載
Xilinx Logicore IP直接數(shù)字合成器DDS的用戶手冊免費(fèi)下載
Xilinx Logicore IP直接數(shù)字合成器（DDS）編譯核心采用Axi4流兼容接口，實(shí)現(xiàn)高性能、優(yōu)化的相位生成和相位-正弦電路。
發(fā)表于 09-09 08:00
?23次下載
LogiCORE IP塊存儲器生成器的產(chǎn)品指南免費(fèi)下載
xilinx logicore?ip塊內(nèi)存生成器（bmg）核心是一個高級內(nèi)存構(gòu)造函數(shù)，它使用xilinx fpgas中的嵌入式塊ram資源生成面積和性能優(yōu)化的內(nèi)存。用戶可以快速創(chuàng)建優(yōu)化的內(nèi)存，以利
發(fā)表于 10-30 08:00
?5次下載
Xilinx LogiCORE IP塊內(nèi)存生成器的產(chǎn)品指南
Xilinx LogiCORE IP塊內(nèi)存生成器（BMG）內(nèi)核是一種高級內(nèi)存構(gòu)造函數(shù)，它使用XilinxFPGAs中的嵌入式塊RAM資源生成區(qū)域和性能優(yōu)化的內(nèi)存。
發(fā)表于 12-09 15:31
?22次下載
Versal ACAP 600G Channelized Multirate Ethernet Subsystem (DCMAC)LogiCORE IP產(chǎn)品指南
電子發(fā)燒友網(wǎng)站提供《Versal ACAP 600G Channelized Multirate Ethernet Subsystem (DCMAC)LogiCORE IP產(chǎn)品指南.pdf》資料免費(fèi)下載
發(fā)表于 09-13 17:35
?0次下載
Versal ACAP收發(fā)器向?qū)?LogiCORE IP產(chǎn)品指南
電子發(fā)燒友網(wǎng)站提供《Versal ACAP收發(fā)器向?qū)?LogiCORE IP產(chǎn)品指南.pdf》資料免費(fèi)下載
發(fā)表于 09-14 10:28
?0次下載
UltraScale FPGA收發(fā)器向?qū)1.7 LogiCORE IP產(chǎn)品指南
電子發(fā)燒友網(wǎng)站提供《UltraScale FPGA收發(fā)器向?qū)1.7 LogiCORE IP產(chǎn)品指南.pdf》資料免費(fèi)下載
發(fā)表于 09-15 10:04
?0次下載
工商網(wǎng)監(jiān)
評論