問題描述：

81%的電子系統中在使用FPGA，包括很多商用產品和國防產品，并且多數FPGA使用的是BGA封裝形式。BGA封裝形式的特點是焊接球小和焊接球的直徑小。當FGPA被焊在PCB板上時，容易造成焊接連接失效。焊接連接失效可以“致命“一詞來形容。當焊接球將封裝有FPGA的器件連接到PCB上時，如果沒有早期檢測，由焊接失效引起的電性異常可能會導致關鍵設備的災難性故障。為了防止關鍵設備由于焊接問題引起的災難性故障，美國銳拓集團公司（Ridgetop-Group）開發了SJ-BIST解決方案。作為一系列的故障預測產品中的一員，SJ-BIST對工作中的FPGA的焊接失效提供了實時檢測手段。

焊接點故障失效經常發生在FGPA，在所有類型的商業和國防產品中。當FPGA被封裝在BGA封裝件中后，FPGA很容易受焊接連接失效的影響。焊接失效的原因不能被孤立出來，早期檢測發現是非常困難的，間歇性的故障會隨著時間的升級直到設備提供不可靠的性能或無法操作。不過，正如經常發生的情況，這個問題也是可以解決的，它就是Ridgetop-GroupSJ-BIST.

有哪些因素可造成焊接連接失效呢？

常見失效原因：

1）應力相關的失效--針對工作中的器件

對工作中的器件，造成焊接連接失效的主要因素是熱-機械應力和震動應力。無論是震動，扭矩轉力，熱循環，材料膨脹，或環境中的其他應力，其不可避免的結果是由累積損傷造成的機械故障。在焊接連接中，損傷表現為器件與PCB連接處的裂縫。

現行的預測焊接連接失效的方法是統計退化模型。但是，由于統計在大量樣品存在時才具有實際意義，基于統計的模型充其量也只能是一種權宜的解決辦法。銳拓集團公司的SJ-BIST可以提供一個直接的，實時的衡量和預測焊接連接失效的手段。

2）與制造生產相關的故障

因為焊接點失效也發生在生產制造過程中.Ridegtop-GroupSJ-BIST可以監測到未安裝好的FPGA。這些與制造業相關的故障有它自己的一套檢測的挑戰。目視檢查是目前所采用的確定在制造環境中的失效的方法。主要的缺點是無法進行測試和檢查焊點。

目視檢查僅限于FPGA的最外排的焊接點，而電路板尺寸和其他表面安裝元件限制了更進一步的視野。隨著BGA封裝陣列密度的增加，焊接球的偏差變得更嚴格。在細間距的BGA封裝中，有數以千計1.0毫米間距和0.60毫米球直徑的焊接球。在這些條件下，焊盤的諧調和焊接的不充分成為焊盤的斷開和部分斷開的故障的主要成因。當焊接不浸濕焊盤時，即使百分之百的x射線的檢查是不能保證找到焊點斷裂。涉及焊球并粘貼毛細滲透到鍍通孔的另一種缺陷是不容易識別，甚至還與X線成像。

作為一個內嵌式軟核，Ridgetop-GroupSJ-BIST是在生產制造環境中真正適合PCB-FPGA監測。

BGA封裝連接失效（用于熱循環）的定義：

業界關于BGA封裝連接失效的定義是：

１．大于300歐姆的峰值電阻持續200納秒或更長時間。

２．第一個失效事件發生后在10%的時間內發生10個或更多個失效事件。

焊接失效的類型：

1）焊接球裂縫

隨著時間的推移，焊接部位會因為累積應力的損傷而產生裂縫。裂縫常見于器件與PCB焊接的邊緣。裂縫會造成焊接球與BGA封裝器件或PCB板的部分分開。一種典型的裂縫位置在BGA封裝和焊接球之間，另一種典型的裂縫在PCB和焊接球之間。對已有裂縫的焊接球的繼續損傷就會導致另一種類型的失效-焊接球斷裂。

2）焊接球斷裂

一旦有了裂縫，后繼的應力會導致焊接球斷裂。斷裂造成焊接球和PCB完全分開，從而導致較長時間的開路狀態，斷裂面的污染和被氧化。最終造成從退化的連接到短時間間歇性的開路一直到較長時間開路。

3）缺少焊接球

導致裂縫，最終形成斷裂的后續機械應力還有可能導致斷裂的焊接球的錯位。缺失的焊接球不僅使該引腳的連接永久失效，而且錯位的焊接球可能會停留在另一個位置而導致另一個電路的不可想像的短路。

焊接球失效的電信號表現

焊接球斷裂處定期的開開合合會導致間歇性電信號故障。震動，移動，溫度變化，或其他應力可以使斷裂的焊接球開開合合，從而導致電信號的間歇性故障。PCB廠使用的易彎曲的材料使這種間歇性信號也成為可能，例如震動應力造成的斷裂開開合合，難以預測的開開合合的焊接球電路導致間歇性信號，這種間歇性故障很難被診斷。另外，FPGA周圍的I/O緩沖電路使測量焊接網絡的電阻值幾乎不可能。在工作的FPGA中出現故障的器件可能會在測試床上沒有任何故障發現（NTF）就通過測試，因為焊接處暫時連接上了。很多用戶發現FPGA工作不正常，用手按一P下，FPGA就工作正常了，也是因為這個原因。

解決方案：SJ-BIST實時檢測焊接狀態

在美國銳拓集團公司（Ridgetop-Group）的創新發明之前，沒有很好的，已知的辦法檢測工作中的FPGA的應力失效。目前生產制造中使用的目檢，光學，X-光和可靠性測試等技術很難奏效，因為反映為電信號失效的故障在器件沒有加電源的情況下基本上是看不到的。通過對將要發生的失效的早期檢測，SJ-BIST支持基于條件（condition-based）的設備維護并能減少間歇性失效。其卓越的靈敏度和精確度使SJ-BIST可以在兩個時鐘周期內發現和報告低至100歐姆的高電阻失效而且沒有誤報警。作為一個可縮放的解決方案，它可以附加在用戶的現存的測試中樞，不會額外增加資源。

銳拓集團公司的SJ-BIST是一個可以授權使用的知識產權內核。它的安裝不需要工具和設備。它是一個Verilog軟內核可以集成在用戶的FPGA中，只需在PCB上增加一個小電容以及在現有的測試程序中增加一小段代碼。在某些情況下，甚至電容也是不需要的。SJ-BIST會占用現有FPGA的門，250FPGA門就足夠了。

SJ-BIST是汽車，工業控制和航空航天市場的理想解決方案并且已經被戴姆勒-克萊斯勒公司和美國雷神導彈系統，NASA，NAVAIR等使用。醫療器械也是一個合適的應用對象，包括起搏器，神經刺激器和其他靠近心，腦，脊髓等可靠性要求高的設備。銳拓集團公司的電子故障預測方案可以在故障出現之前就對器件進行安全更換，提前采取措施，避免重大事故發生。