隨著移動電話架構(gòu)的發(fā)展，其功耗和成本降低，同時其效率和性能也有所提高。同時，為這些手機(jī)提供服務(wù)的無線基站也在努力跟上這些改進(jìn)。超過一半的現(xiàn)代基站的功耗與功率放大器相關(guān)聯(lián)，因此正在進(jìn)行持續(xù)的系統(tǒng)級努力以提高其能效。在GSM，EDGE和W-CDMA系統(tǒng)中發(fā)現(xiàn)的時分多址（TDMA）架構(gòu)必須能夠在規(guī)定的功率限制與時間內(nèi)上下調(diào)整其功率包絡(luò)。如果不能最佳地管理臨界斜坡時序，則可能會在發(fā)送時隙上丟失信息，或者在接收時隙期間可能會發(fā)生干擾。

高速電流輸出DAC可用于單運算放大器可生成符合TDMA RF增益要求的PA斜坡曲線。斜坡應(yīng)用于可變增益放大器（VGA）的電壓控制引腳，以控制進(jìn)入PA的RF信號的增益，如圖1所示。指定偏移，上升時間，下降時間，幅度曲線和周期信息允許DAC曲線擬合所需的斜坡。該配置文件信息可以存儲在微處理器的控制邏輯中。

對于每種調(diào)制方案而言不同的斜坡形狀取決于所使用的PA。配置文件可以從簡單的斜坡余弦類型波形到更復(fù)雜的任意波形。使用電流輸出DAC和合適的高速運算放大器的優(yōu)勢在于它可以精確復(fù)制“慢速”和“快速”斜坡曲線。在斜坡控制應(yīng)用中，DAC的關(guān)鍵要求是快速建立時間。眾多電壓輸出DAC將輕松達(dá)到規(guī)定的精度，但電流輸出DAC與高速運算放大器相結(jié)合仍然是低于100 ns范圍內(nèi)建立時間的最佳選擇。只要從寬帶低阻抗源（如參考電壓）驅(qū)動DAC，DAC就會快速穩(wěn)定下來。因此，電流輸出DAC的壓擺率和建立時間主要由運算放大器決定。決定運算放大器交流性能的規(guī)格包括輸入電容 - 必須保持最小 - 以及小信號帶寬。請注意，DAC的反饋電阻大約為10kΩ，是運算放大器驅(qū)動的重要負(fù)載，并在確定電路帶寬時設(shè)置主導(dǎo)極點。

這帶來了另一個優(yōu)勢選擇運算放大器和電流輸出DAC的組合來產(chǎn)生斜坡控制電壓：運算放大器可以定制，以最好地滿足電路設(shè)計需求，其中噪聲，建立時間和功率要求都可以考慮在內(nèi)。利用電壓輸出DAC中的內(nèi)部運算放大器，可以提高帶寬精度，但使用外部運算放大器可以找到適合應(yīng)用的最佳解決方案。運算放大器的帶寬通常與其直流精度成反比關(guān)系。有助于DAC精度的兩個規(guī)格是輸入偏置電流和輸入失調(diào)電壓。因此，選擇具有足夠帶寬的運算放大器以實現(xiàn)所需的斜坡性能，同時仍保持良好的直流精度非常重要。選擇帶寬過大的運算放大器通常會導(dǎo)致直流性能下降。

在實現(xiàn)所需的建立時間時要考慮的一個重要因素是補(bǔ)償電容。 DAC的輸出電容在開環(huán)響應(yīng)中引入極點，這可能導(dǎo)致閉環(huán)斜坡分析電路中的振鈴或不穩(wěn)定。為了補(bǔ)償這一點，外部反饋電容CF與DAC的內(nèi)部反饋電阻并聯(lián)。值太小會在輸出端產(chǎn)生振鈴，而值太大會增加建立時間。 DAC的輸出電容隨代碼而變化，因此無法確定CF的精確值。

AD5450 / AD5451 / AD5452 / AD5453系列DAC提供8- / 10- / 12- / 14針對此應(yīng)用的位精確電流輸出解決方案。圖1顯示了一個AD5453 DAC，配置為單極性輸出，并配有定制的高速緩沖器，以最好地適應(yīng)系統(tǒng)性能。該器件的建立時間約為100 ns，帶寬為12 MHz，是波形發(fā)生應(yīng)用的理想選擇。圖2顯示了通用斜坡配置文件的示例。放大的圖顯示DAC在下一個數(shù)據(jù)模式寫入SPI接口之前穩(wěn)定下來。