數據鏈路層的任務
物理層是OSI分層結構體系中最基礎的一層，它建立在通信媒體的基礎上，實現系統和通信媒體的物理接口。物理層為數據鏈路實體之間進行透明傳輸，為建立、保持和拆除計算機和網絡之間的物理連接提供服務。
物理層的故障主要表現在設備的物理連接方式是否恰當，利用線纜測試儀檢查各芯線的連接線路是否正確，并檢查MODEM、CSU/DSU等設備的配置及操作是否正確。確定路由器端口物理連接是否完好的最佳方法是使用Show interface命令，檢查每個端口的狀態，解釋屏幕輸出信息，查看端口狀態、協議建立狀態等。
數據鏈路層的主要任務是使網絡層無需了解物理層的特征而獲得可靠的傳輸。數據鏈路層將通過鏈路層的數據進行打包和解包、差錯檢測和校正，并協調共享介質。
查找和排除數據鏈路層的故障，需要查看路由器的配置，檢查連接端口的共享同一數據鏈路層的封裝情況。每對接口要和與其通信的其他設備有相同的封裝，這可通過Route命令來測試路由路徑是否正確，或者使用Show命令查看相應接口的封裝情況。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
數據鏈路層
+關注
關注
0文章
63瀏覽量
12435
發布評論請先 登錄
相關推薦
熱點推薦
[EtherCAT] CoE協議與服務數據(SDO)和過程數據(PDO)
一、EtherCAT通信模型EtherCAT主從站間的數據通信在數據鏈路層分為3種方式：寄存器訪問，郵箱模式訪問(MailBox)，Buffer模式訪問(ProcessData)。郵箱模式和Buffe
![[EtherCAT] CoE協議與服務<b class='flag-5'>數據</b>(SDO)和過程<b class='flag-5'>數據</b>(PDO)](https://file1.elecfans.com/web3/M00/52/7C/wKgZPGnPa56AOOAmAANhL9yPdmI804.png)
是德科技與Broadcom合作完成新一代鏈路層技術驗證
是德科技（NYSE: KEYS ）近日宣布，在OFC 2026上，該公司與Broadcom合作成功完成了業界首個基于超以太網聯盟（UEC）規范、在800GE線速下實現鏈路層重傳（LLR）和基于信用的流量控制（CBFC）的公開互操作性演示。
純凈數據鏈的“翻譯官”：疆鴻智能PROFINET轉PROFIBUS網關如何守護制藥無菌控制
純凈數據鏈的“翻譯官”：疆鴻智能PROFINET轉PROFIBUS網關如何守護制藥無菌控制 在制藥和生物工程的高潔凈度控制區，每一道工藝都關乎最終產品的生命質量。當西門子S7-1200 PLC
探索TSB12LV32：高性能IEEE 1394a-2000鏈路層控制器
探索TSB12LV32：高性能IEEE 1394a-2000鏈路層控制器 在電子設備不斷發展的今天，高性能的鏈路層控制器對于計算機外設和消費類音視頻電子設備的穩定運行至關重要。德州儀器
IO-Link規范解讀（五）：數據鏈路層解析
前言 本篇就來講講IO-Link的數據鏈路層。 01 鏈路層總覽 數據鏈路層（Data Link Layers）在整個IO-Link協議棧起到承上啟下的作用，通過物理鏈路在主從站之間傳遞 消息，其
請問rt-thread有沒有鏈路層通信的方法？
與開發板通信上。
我嘗試過使用UDP廣播，但在IP地址為0.0.0.0，子網掩碼0.0.0.0，網關為0.0.0.0無法通信上。
我也嘗試了一下raw原始套接字，但也沒有用。
在Linux中有一個sockaddr_ll結構體可以使用鏈路層通信，但rt-thread好像沒有。
發表于 09-02 08:00
NVMe高速傳輸之擺脫XDMA設計23：UVM驗證平臺
Under Test，DUT）中剝離，以 PCIE 集成塊接口作為 DUT 接口執行仿真。一方面，因為 PCIe 接口采用 PCIE 集成塊作為物理層和數據鏈路層驅動，而 PCIe 物理層和數據鏈路層的仿真
發表于 08-26 09:49
FTTR-B主網關二層透傳配置過程
二層透傳（Layer 2 Transparent Transmission）指在數據鏈路層（OSI第二層）上，數據幀在傳輸過程中保持原始的二層信息（如MAC地址、VLAN標簽等）不變，直接被轉發的過程。
NVMe高速傳輸之擺脫XDMA設計18：PCIe請求模塊設計（上）
Cfg_mgmt接口發送給PCIE硬核，當配置請求的總線號不為0時，請求以PCIe配置請求TLP的格式從axis_rq接口發送到PCIE硬核，然后由硬核驅動數據鏈路層和物理層通過PCIe3.0X4接口
發表于 08-09 14:37
NVMe高速傳輸之擺脫XDMA設計17：PCIe加速模塊設計
內部信號做進一步處理，如果需要應答，將應答事務通過axis完成方完成接口（axis_cc）發送給PCIE硬核。圖1 PCIe加速模塊系統框圖
PCIe加速模塊在系統中作為NVMe層到PCIe數據鏈路層
發表于 08-07 18:57
NVMe高速傳輸之擺脫XDMA設計之12：PCIe請求模塊設計（上）
Cfg_mgmt接口發送給PCIE硬核，當配置請求的總線號不為0時，請求以PCIe配置請求TLP的格式從axis_rq接口發送到PCIE硬核，然后由硬核驅動數據鏈路層和物理層通過PCIe3.0X4接口
發表于 08-03 22:00
NVMe高速傳輸之擺脫XDMA設計18：UVM驗證平臺
Under Test，DUT）中剝離，以 PCIE 集成塊接口作為 DUT 接口執行仿真。一方面，因為 PCIe 接口采用 PCIE 集成塊作為物理層和數據鏈路層驅動，而 PCIe 物理層和數據鏈路層的仿真
發表于 07-31 16:39
TSN（時間敏感網絡）是什么
TSN（Time-Sensitive Networking）即時間敏感網絡，是IEEE 802.1 TSN工作組開發的一系列數據鏈路層協議規范的統稱，用于指導和開發低延遲、低抖動，并具有傳輸時間確定性的以太網局域網，是傳統以太網在特定應用環境下的增強功能實現。
nvme IP開發之PCIe上
，獲取其它設備的響應。
PCIe層次結構
PCIe 總線是一種分層協議總線，采用數據包進行數據傳輸。數據包在收發過程中需要經過事務層、數據鏈路層和物理層三個層次的處理和轉發。PCIe總
發表于 05-17 14:54
FPGA開發任務
1、FPGA載板設計
提供串口、2.5Gbps網口（自適應100Mb、1000Mb、2.5Gb）、5V或12V供電。
2、FPGA PL編程
1）提供鏈路層數據處理功能，2.5Gbps網口接收數據
發表于 04-22 18:46
工商網監
評論