該組項(xiàng)目將使研究機(jī)構(gòu)和公司能夠使用Achronix高性能Speedcore eFPGA技術(shù)快速構(gòu)建低成本測試芯片
基于現(xiàn)場可編程門陣列(FPGA)的硬件加速器器件和高性能嵌入式FPGA半導(dǎo)體知識產(chǎn)權(quán)(eFPGA IP)領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司日前宣布:公司推出兩個(gè)全新的項(xiàng)目,以支持研究機(jī)構(gòu)、聯(lián)盟和公司能夠全面對接Achronix領(lǐng)先Speedcore eFPGA技術(shù)。
eFPGA技術(shù)正在迅速地成為基于系統(tǒng)級芯片(SoC)的CPU卸載功能中可編程硬件加速單元的必備硅知識產(chǎn)權(quán)(IP),已被廣泛用于包括人工智能/機(jī)器學(xué)習(xí)(AI / ML)、區(qū)塊鏈、網(wǎng)絡(luò)加速、智能網(wǎng)卡和智能物聯(lián)網(wǎng)等各種應(yīng)用。這些被稱為“eFPGA Accelerator”的eFPGA應(yīng)用加速項(xiàng)目面向希望試驗(yàn)或證實(shí)新硬件架構(gòu)的研究機(jī)構(gòu)和測試芯片開發(fā)人員,為其提供了獲得公司Speedcore eFPGA IP預(yù)先配置版本及相關(guān)開發(fā)工具的對接機(jī)會。
研究類eFPGA Accelerator應(yīng)用加速項(xiàng)目:
大學(xué)、政府機(jī)構(gòu)和行業(yè)聯(lián)盟經(jīng)常工作在技術(shù)進(jìn)步的前沿, Achronix承諾支持這些類型的前沿研究項(xiàng)目。 Achronix的全新研究類eFPGA Accelerator應(yīng)用加速項(xiàng)目將支持研究人員使用預(yù)先配置的Speedcore eFPGA IP,在他們的SoC研究項(xiàng)目中構(gòu)建可編程硬件加速器。這類項(xiàng)目還針對政府機(jī)構(gòu)的高性能計(jì)算需求,解決這些需求中確實(shí)需要解決的關(guān)鍵安全性和硬件保障問題,盡管他們通常缺乏去攤銷開發(fā)定制SoC費(fèi)用的制造批量。
測試芯片類eFPGA Accelerator應(yīng)用加速項(xiàng)目:
測試芯片類eFPGA Accelerator應(yīng)用加速項(xiàng)目使各種公司能夠?qū)FPGA IP集成到其ASIC和SoC之中,從而利用Achronix經(jīng)過流片驗(yàn)證的、預(yù)先配置好的IP及支持性ACE設(shè)計(jì)工具。跨越許多個(gè)應(yīng)用領(lǐng)域和地區(qū)的公司都希望測試其包含可編程硬件加速器的新體系結(jié)構(gòu)設(shè)計(jì),從而滿足計(jì)算、聯(lián)網(wǎng)和存儲平臺的高性能應(yīng)用需求。測試芯片類eFPGA Accelerator應(yīng)用加速項(xiàng)目支持這些公司便捷地將經(jīng)過流片驗(yàn)證的高性能eFPGA IP集成到其ASIC和SoC的設(shè)計(jì)中,然后根據(jù)評估批量來制造芯片。
“Achronix很高興能夠走在嵌入式FPGA市場的最前沿,該技術(shù)正在迅速地成為許多需要硬件加速的應(yīng)用的首要選擇”,Achronix市場營銷副總裁Steve Mensor說道。“這些全新的eFPGA Accelerator應(yīng)用加速項(xiàng)目將使創(chuàng)新的公司和研究機(jī)構(gòu)能夠使用我們的IP和工具去構(gòu)建下一代的可編程芯片,從而滿足AI / ML和其他計(jì)算密集型應(yīng)用不斷增長的數(shù)據(jù)和計(jì)算量需求。”
Achronix 的研究類eFPGA Accelerator應(yīng)用加速項(xiàng)目和測試芯片類eFPGA Accelerator應(yīng)用加速項(xiàng)目,將支持研究機(jī)構(gòu)和測試芯片開發(fā)人員輕松地獲得Achronix的Speedcore eFPGA技術(shù)的許可授權(quán)。該項(xiàng)許可包括對接預(yù)先配置的、經(jīng)過流片驗(yàn)證的Speedcore eFPGA IP以及該公司業(yè)內(nèi)一流的ACE設(shè)計(jì)工具。所有標(biāo)準(zhǔn)的Speedcore交付物都將包含在這些應(yīng)用加速項(xiàng)目中。這些項(xiàng)目的Speedcore IP都是基于臺積電(TSMC)的16FF +工藝技術(shù)。
-
FPGA
+關(guān)注
關(guān)注
1662文章
22483瀏覽量
638563 -
AI
+關(guān)注
關(guān)注
91文章
40745瀏覽量
302386 -
區(qū)塊鏈
+關(guān)注
關(guān)注
112文章
15578瀏覽量
111158
原文標(biāo)題:Achronix半導(dǎo)體全面對接Speedcore eFPGA技術(shù)
文章出處:【微信號:FPGAer_Club,微信公眾號:FPGAer俱樂部】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
半導(dǎo)體嵌入式單元測試的核心技術(shù)、工具選型與落地全流程
微軟Azure數(shù)據(jù)中心國際版全面對接NVIDIA Rubin平臺
液冷技術(shù)59%增長下,半導(dǎo)體器件何去何從?
東芯半導(dǎo)體以四大維度實(shí)現(xiàn)產(chǎn)品與市場的高效對接
高云半導(dǎo)體22nm FPGA產(chǎn)品家族亮相ICCAD-Expo 2025
Achronix半導(dǎo)體全面對接Speedcore eFPGA技術(shù)
評論