国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

新思科技加快下一代設計 設計平臺成功獲的TSMC 5nm EUV工藝技術認證

西西 ? 作者:廠商供稿 ? 2018-10-23 14:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

此項認證為先進客戶設計提供了經過驗證的、可隨時投產的流程。

重點:

IC Compiler II和Design Compiler Graphical提供了統一流程,實現最低功耗、最佳性能和最優面積。

StarRC、PrimeTime和PrimeTime PX支持全流程設計實現并提供時序和功耗分析的signoff支持。

具有先進仿真解決方案的新思科技定制設計平臺支持最新5nm設計規則和FinFET器件模型。

2018年10月23日,中國 北京——新思科技(Synopsys, Inc.,納斯達克股票市場代碼: SNPS)宣布,新思科技數字和定制設計平臺通過了TSMC最先進的5nm EUV工藝技術認證。該認證是多年廣泛合作的結果,旨在提供更優化的設計解決方案,加快下一代設計的發展進程。

Design Compiler? Graphical綜合工具經過了嚴格的5nm啟用驗證,并證明了與IC Compiler? II布局布線工具在時序、面積、功耗和布線擁塞方面的相關一致性。Design Compiler Graphical 5nm創新技術可以實現最佳性能、最低功耗和最優面積,這些新技術包括過孔支柱優化、多位庫和引腳接入優化。

IC Compiler II的增強功能是滿足設計密度要求的關鍵。在優化過程中可內在地處理復雜的、多變量以及二維的單元布局,同時最大限度提高下游可布線性以及整體的設計收斂。

新思科技PrimeTime?時序分析和signoff解決方案中的POCV分析已得到增強,能夠準確地捕獲由于工藝縮放和通常用于實現能源效率而采用的低電壓操作導致的非線性變化。此外,PrimeTime物理感知ECO已擴展到能夠支持更復雜的版圖規則,以改善擁塞、布局和引腳接入感知。

TSMC設計基礎設施市場部資深總監Suk Lee表示,“5nm EUV技術是TSMC的核心里程碑,在提供業界最佳的工藝技術方面繼續擴大了我們在更廣泛行業中的領先地位。我們一直保持與新思科技的密切合作,簡化設計流程并縮短上市時間,以幫助我們的共同用戶在這一新的工藝節點上使用新思科技設計平臺。此次合作最大程度地使該工藝在高性能計算和超低功耗移動應用上得以發揮優勢。我們期待為下一代工藝節點繼續合作。”

新思科技芯片設計事業部營銷與商務開發副總裁Michael Jackson表示,“我們始終保持與TSMC廣泛合作,幫助我們的共同用戶在新思科技設計平臺上充分利用TSMC 5nm工藝技術的優勢,從而加快世界領先的高密度芯片從設計到生產的過程,實現最低功耗、最佳性能和最優面積。”

新思科技設計平臺相關技術文件、庫和寄生參數數據可以從TSMC獲得,并用于5nm工藝技術。通過TSMC 5nm FinFET工藝認證的新思科技設計平臺的關鍵工具和功能包括:

IC Compiler II布局和布線:全自動、全著色布線和提取支持,新一代布局及布局合法化技術能夠進一步減少單元占用空間,以及面向高設計利用率的先進布局合法化技術和引腳接入建模。

PrimeTime時序signoff:針對低電壓和增強型ECO技術的先進片上變異建模,支持新的物理設計規則。

PrimeTime PX功耗分析:先進的功耗建模,可準確分析超高密度標準單元設計的漏電影響。

StarRC提取signoff:先進的建模以處理5nm器件的復雜性,以及一套通用技術文件用于保證從邏輯綜合到布局布線到signoff的寄生參數提取一致性。

IC Validator物理signoff:原生開發的合格DRC、LVS和金屬填充運行集,與TSMC設計規則同時發布。

HSPICE?、CustomSim?和FineSim?仿真解決方案:支持Monte Carlo的FinFET器件建模,以及精確的電路仿真結果,用于模擬、邏輯、高頻和SRAM設計。

CustomSim可靠性分析:針對5nm EM規則的精確動態晶體管級IR/EM分析。

Custom Compiler?定制設計:支持全新5nm設計規則、著色流程、多晶硅通道區域以及新的MEOL連接要求。

NanoTime定制設計時序分析:針對5nm器件的運行時間和內存優化,FinFET堆的POCV分析,以及面向定制邏輯、宏單元和嵌入式SRAM的增強型信號完整性分析。

ESP-CV定制設計功能驗證:面向SRAM、宏單元和庫單元設計的晶體管級符號等價性檢查。

關于新思?

新思科技(Synopsys, Inc.,納斯達克股票市場代碼: SNPS)致力于創新改變世界,在芯片到軟件的眾多領域,新思科技始終引領技術趨勢,與全球科技公司緊密合作,共同開發人們所依賴的電子產品和軟件應用。新思科技是全球排名第一的芯片自動化設計解決方案提供商,全球排名第一的芯片接口IP供應商,同時也是信息安全和軟件質量的全球領導者。作為半導體人工智能汽車電子及軟件安全等產業的核心技術驅動者,新思科技的技術一直深刻影響著當前全球五大新興科技創新應用:智能汽車、物聯網、人工智能、云計算和信息安全。

新思科技成立于1986年,總部位于美國硅谷,目前擁有13000多名員工,分布在全球100多個分支機構。2018財年預計營業額31億美元,擁有3000多項已批準專利,為美國標普500指數成分股龍頭企業。

自1995年在中國成立新思科技以來,新思科技已在北京、上海、深圳、廈門、武漢、西安、南京、香港、澳門九大城市設立機構,員工人數超過1100人,建立了完善的技術研發和支持服務體系,秉持“加速創新、推動產業、成就客戶”的理念,與產業共同發展,成為中國半導體產業快速發展的優秀伙伴和堅實支撐。新思科技攜手合作伙伴共創未來,讓明天更有新思!

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • TSMC
    +關注

    關注

    3

    文章

    179

    瀏覽量

    86657
  • 新思科技
    +關注

    關注

    5

    文章

    957

    瀏覽量

    52900
  • EUV
    EUV
    +關注

    關注

    8

    文章

    615

    瀏覽量

    88809
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    LitePoint與高通合作加速下一代Wi-Fi 8創新

    無線測試解決方案先進供應商LitePoint宣布,已使用其行業先進的LitePoint IQxel-MX平臺,實現高通技術公司的下一代Wi-Fi 8物理層(PHY)驗證。這里程碑標志
    的頭像 發表于 01-12 17:24 ?1173次閱讀

    SOI工藝技術介紹

    在半導體行業持續追求更高性能、更低功耗的今天,種名為“SOI(Silicon-On-Insulator)”的工藝技術逐漸成為行業焦點。無論是智能手機、自動駕駛汽車,還是衛星通信系統,SOI技術都在幕后扮演著關鍵角色。
    的頭像 發表于 10-21 17:34 ?1999次閱讀
    SOI<b class='flag-5'>工藝技術</b>介紹

    Telechips與Arm合作開發下一代IVI芯片Dolphin7

    Telechips宣布,將在與 Arm的戰略合作框架下,正式開發下一代車載信息娛樂系統(IVI)系統級芯片(SoC)“Dolphin7”。
    的頭像 發表于 10-13 16:11 ?1176次閱讀

    【「AI芯片:科技探索與AGI愿景」閱讀體驗】+半導體芯片產業的前沿技術

    %。至少將GAA納米片提升幾個工藝節點。 2、晶背供電技術 3、EUV光刻機與其他競爭技術 光刻技術是制造3
    發表于 09-15 14:50

    【「AI芯片:科技探索與AGI愿景」閱讀體驗】+工藝創新將繼續維持著摩爾神話

    。 FinFET是在22nm之后的工藝中使用,而GAA納米片將會在3nm下一代工藝中使用。 在叉形片中,先前獨立的兩個晶體管NFET和PFET被連接和集成在兩邊,從而進
    發表于 09-06 10:37

    適用于下一代 GGE 和 HSPA 手機的多模/多頻段 PAM skyworksinc

    電子發燒友網為你提供()適用于下一代 GGE 和 HSPA 手機的多模/多頻段 PAM相關產品參數、數據手冊,更有適用于下一代 GGE 和 HSPA 手機的多模/多頻段 PAM的引腳圖、接線圖、封裝
    發表于 09-05 18:34
    適用于<b class='flag-5'>下一代</b> GGE 和 HSPA 手機的多模/多頻段 PAM skyworksinc

    羅德與施瓦茨攜手高通成功驗證下一代緊急呼叫系統

    羅德與施瓦茨(以下簡稱“R&S”)近日宣布攜手高通,依據最新標準EN 17240:2024對高通驍龍汽車5G調制解調器及射頻系統中的下一代緊急呼叫(NG eCall)功能成功進行驗證。此次合作旨在通過先進測試方案提升車載緊急呼叫
    的頭像 發表于 08-07 09:55 ?1314次閱讀

    意法半導體攜手Flex推動下一代移動出行發展

    Flex提供產品生命周期服務,可助力各行各業的品牌實現快速、靈活和大規模的創新。他們將積淀50余年的先進制造經驗與專業技術注入汽車業務,致力于設計和打造推動下一代移動出行的前沿創新技術——從軟件定義
    的頭像 發表于 07-30 16:09 ?861次閱讀

    思科技與三星深化合作加速AI和Multi-Die設計

    思科技近日宣布,正與三星代工廠持續緊密合作,為先進邊緣AI、HPC和AI應用的下一代設計提供強大支持。雙方合作助力共同客戶實現復雜設計的成功流片,并縮短設計周期。這些客戶可以借助適用于SF2P
    的頭像 發表于 07-18 13:54 ?1016次閱讀

    【新品發布】艾為推出SIM卡電平轉換AW39103,成功通過高通平臺認證

    艾為推出SIM卡電平轉換產品AW39103,其憑借優異的性能,成功通過高通平臺認證,并獲得高通最高推薦等級(GOLD)。圖1高通平臺認證隨著
    的頭像 發表于 07-04 18:06 ?1219次閱讀
    【新品發布】艾為推出SIM卡電平轉換AW39103,<b class='flag-5'>成功</b>通過高通<b class='flag-5'>平臺</b><b class='flag-5'>認證</b>

    下一代高速芯片晶體管解制造問題解決了!

    的過渡步驟。 不過2017 年提出的叉片設計初始版本似乎過于復雜,無法以可接受的成本和良率進行制造。現在,Imec 推出了其叉片晶體管設計的改進版本,該設計有望更易于制造,同時仍能為下一代工藝技術提供功率
    發表于 06-20 10:40

    下一代PX5 RTOS具有哪些優勢

    許多古老的RTOS設計至今仍在使用,包括Zephyr(1980年)、Nucleus(1990年)和FreeRTOS(2003年)。所有這些舊設計都有專有的API,通常更大、更慢,并且缺乏下一代RTOS的必要安全
    的頭像 發表于 06-19 15:06 ?1096次閱讀

    Cadence UCIe IP在Samsung Foundry的5nm汽車工藝上實現流片成功

    我們很高興能在此宣布,Cadence 基于 UCIe 標準封裝 IP 已在 Samsung Foundry 的 5nm 汽車工藝上實現首次流片成功。這里程碑彰顯了我們持續提供高性能車
    的頭像 發表于 04-16 10:17 ?1078次閱讀
    Cadence UCIe IP在Samsung Foundry的<b class='flag-5'>5nm</b>汽車<b class='flag-5'>工藝</b>上實現流片<b class='flag-5'>成功</b>

    思科技亮相英偉達GTC 2025大會

    為了實現這速度提升,新思科技在GTC全球AI大會上宣布,正在使用英偉達 CUDA-X庫優化其下一代半導體開發解決方案。公司還在擴大對英偉達Grace CPU架構的支持,并將在2025年在該
    的頭像 發表于 03-19 17:53 ?1303次閱讀

    下一代高速銅纜鐵氟龍發泡技術

    為什么下一代高速銅纜需要鐵氟龍發泡技術在人工智能與萬物互聯的雙重驅動下,全球數據傳輸速率正經歷場“超速進化”。AI大模型的參數規模突破萬億級,云計算與數據中心的流量呈指數級攀升,倒逼互連技術
    的頭像 發表于 03-13 09:00 ?1372次閱讀
    <b class='flag-5'>下一代</b>高速銅纜鐵氟龍發泡<b class='flag-5'>技術</b>