電視機的亮度延遲線的制作,Luminance delay line
電視機的亮度延遲線的制作,Luminance delay line
關鍵字：亮度延遲線制作
亮度延遲線的選用、檢測與代換
亮度延遲線開路或短路損壞后，電視機會出現圖像色彩不透亮、亮暗層次不清或亮度失控、光柵變暗、對比度過濃等現象。
檢測時，可通過測量亮度延遲線輸入端與輸出端之間的電阻值是否正常來判斷其是否損壞。用萬用表R×10 kΩ檔測量亮度延遲線輸入端與輸出端之間的電阻值(正常值為30～40 Ω)。若測得阻值為無窮大，則表明該亮度延遲線內部已開路;若測得阻值接近，則說明該亮度延遲線內部短路損壞。
亮度延遲線損壞后，應選用同型號延遲線更換或性能相同的其他型號延遲線來代換。若無亮度延遲線更換，也可自制延遲線作應急修理。
制作的方法是：
取鋁箔若干，制成5×10 mm 的長方形鋁疊片，內夾一根多股芯線后引出，芯線要與鋁箔接觸好。用萬能膠將鋁片平粘在一根直徑為80 mm、長120 mm 的塑料棒上，再在上面包裹一層聚酯薄膜(可用透明膠帶)。用φ0.08 mm 的高強度漆包線在包有膜的塑料棒上密繞1100 T(匝)，在塑料棒兩端用樹脂膠粘兩根直徑為1 mm、長10 mm 的銅線(也可用電烙鐵將其加熱燙入塑料棒兩端內)作為引出線，將漆包線兩端分別與兩根引出線焊接好，作為亮度延遲線的輸入端和輸出端，與鋁箔相接的多股芯線作為接地端，如圖1 所示。在繞好的漆包線上再纏繞幾層透明膠帶即可。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
發布評論請先 登錄
相關推薦
熱點推薦
光電耦合器在電視機中的三大核心優勢
電氣連接。在電視機的電源模塊中，光耦將主電源的高電壓與控制芯片的低壓區域完全隔離，既避免了高壓波動對精密元件的沖擊，又防止了控制電路反向干擾主電源的穩定運行，為整機穩
幾塊錢讓電視機從“單向播放”實現“雙向互動”
前言近年來，隨著各種視頻網站的興起，各大電視機品牌商為了提升產品競爭力，也在不斷“內卷”。如海信等電視機品牌商除了豐富視頻內容外，也非常注重智能化研發和用戶體驗的提升。從“單向播放”到“雙向互動
EV12AS200A的采樣延遲微調如何提升相位精度？
EV12AS200A的“采樣延遲微調”功能本質上是在 ADC采樣時鐘路徑里插入一條可編程、步進 24 fs 的延遲線（Delay Line）。通過亞皮秒級的時間位移，把不同通道或不同芯
發表于 08-04 08:46
等延時光纜使用場合及分析
。 技術優勢：光纖延遲線提供真延遲(True Time Delay)，克服傳統相控陣雷達因孔徑效應導致的波束偏斜問題，提升探測精度與分辨率。 典型案例：軍事雷達、機載雷達等對目標跟蹤精度要求極高的場景。 光纖通信系統 功能需求：
降低電視液晶屏修復線的信號延遲及液晶線路修光修復
摘要 針對電視液晶屏修復過程中信號延遲導致的修復效率下降及液晶線路損傷問題，本文提出一種基于硬件結構優化與激光修復技術的綜合解決方案。通過重構修復線布局、引入高速傳輸接口及優化激光參數，有效降低
互連層RC延遲的降低方法
隨著集成電路技術節點的不斷減小以及互連布線密度的急劇增加，互連系統中電阻、電容帶來的 RC耦合寄生效應迅速增長，影響了器件的速度。圖2.3比較了不同技術節點下門信號延遲（gate delay）和互連
使用CY3014USB芯片組制作了一臺相機，視頻顯示延遲怎么解決？
我使用 CY3014USB 芯片組制作了一臺相機，視頻從相機流向計算機，顯示屏上顯示出精美的圖像。
我注意到攝像機前發生的事情和信息在屏幕上更新/流動之間存在延遲。
延遲時間幾乎持續
發表于 05-06 09:11
DS1135 3合1、高速硅延遲線技術手冊
DS1135系列是流行的DS1013與DS1035的低功率、+5V、高速版本。
DS1135系列延遲線在單個封裝內有三個獨立的邏輯緩沖延遲線。該器件是最快的3合1延遲線。它采用標準8引腳150mil SO封裝。
DS1110L 3V、10抽頭硅延遲線技術手冊
DS1110L 10抽頭延遲線是3V版的DS1110。它含有10個等間隔的抽頭，可以提供10ns至500ns的延遲。DS1110L系列延遲線在3.3V，+25°C時，提供±5%或±2ns (較大者
DS1110 10抽頭硅延遲線技術手冊
DS1110延遲線是DS1010的升級替代產品。它含有10個等間隔的抽頭，可以提供5ns至500ns的延遲。這些器件采用標準16引腳SO或14引腳TSSOP封裝。DS1110系列延遲線在5V，+25
DS1100 5抽頭、經濟型定時單元(延遲線)技術手冊
DS1100系列延遲線含有5個等間隔抽頭，可以提供4ns至500ns的延遲。這些器件采用表貼封裝，有效節省PCB面積。采用100%的硅延遲線和工業標準的μMAX?或SO封裝，與混合技術相比，降低
STM32H750XBH6TR SDRAM頻率為100MHz時，FMC_SDCLK和FMC_SDNWE延遲不符合標準，延遲偏大的原因？
嗎？目前測量，PCB走線延遲幾乎可以忽略，另外如果使用烘槍將主芯片溫度烘高，發現FMC_SDCLK和FMC_SDNWE延遲會變小，甚至可以達到標準，請問STM32H750XBH6TR的Dela
發表于 03-14 15:15
工商網監
評論