深入解析AD7840：14位電壓輸出DAC的卓越性能與應(yīng)用

在電子工程師的世界里，數(shù)模轉(zhuǎn)換器（DAC）是連接數(shù)字世界和模擬世界的關(guān)鍵橋梁。今天，我們將深入探討一款高性能的14位電壓輸出DAC——AD7840，從其特性、工作原理到實(shí)際應(yīng)用，為大家呈現(xiàn)全面而詳細(xì)的解析。

文件下載：AD7840.pdf

一、AD7840概述

AD7840是一款快速、完整的14位電壓輸出D/A轉(zhuǎn)換器，采用先進(jìn)的線性兼容CMOS（LC2MOS）工藝制造。它集成了14位DAC、3V埋入式齊納基準(zhǔn)、DAC輸出放大器和高速控制邏輯，具備雙緩沖接口邏輯，包括14位輸入鎖存器和14位DAC鎖存器，可實(shí)現(xiàn)并行和串行兩種數(shù)據(jù)輸入模式。

1. 主要特性

• 高精度：提供14位的分辨率，能夠?qū)崿F(xiàn)高精度的數(shù)模轉(zhuǎn)換，滿足對精度要求較高的應(yīng)用場景。
• 高信噪比：典型信噪比可達(dá)80dB，有效減少噪聲干擾，提高信號質(zhì)量。
• 高速接口：支持并行和串行接口，可與高速DSP處理器（如ADSP - 2100、TMS32010、TMS32020等）直接接口，數(shù)據(jù)建立時(shí)間僅21ns，并行模式下寫脈沖寬度最小為45ns，串行模式下最大串行數(shù)據(jù)時(shí)鐘速率可達(dá)6MHz。
• 低功耗：典型功耗僅70mW，適合對功耗要求較高的應(yīng)用。
• 寬電壓范圍：采用±5V電源供電，模擬輸出提供±3V的雙極性輸出范圍。

2. 功能框圖

從功能框圖中可以清晰地看到AD7840的各個(gè)組成部分，包括參考輸入、DAC鎖存器、控制邏輯、輸入鎖存器等。這些部分協(xié)同工作，實(shí)現(xiàn)了數(shù)模轉(zhuǎn)換的功能。

二、AD7840的工作原理

1. 內(nèi)部參考

AD7840內(nèi)置溫度補(bǔ)償?shù)穆袢胧烬R納基準(zhǔn)，工廠校準(zhǔn)為3V ±10mV，通過REF OUT引腳提供參考電壓。該參考電壓可用于D/A轉(zhuǎn)換器和雙極性偏置電路，只需將REF OUT引腳連接到REF IN引腳即可。同時(shí)，參考電壓還可作為其他組件的參考，最大可提供500μA的外部負(fù)載電流。

2. D/A轉(zhuǎn)換部分

AD7840的D/A轉(zhuǎn)換器采用高度穩(wěn)定的薄膜電阻和高速NMOS單刀雙擲開關(guān)，組成14位電壓模式D/A轉(zhuǎn)換器。數(shù)據(jù)字的三個(gè)最高有效位（MSB）被解碼以驅(qū)動七個(gè)開關(guān)A - G，11個(gè)最低有效位（LSB）切換11位R - 2R梯形結(jié)構(gòu)。轉(zhuǎn)換器的輸出電壓與參考電壓REF IN具有相同的極性。

3. 運(yùn)算放大器部分

電壓模式DAC的輸出通過非反相放大器進(jìn)行緩沖。內(nèi)部縮放電阻配置了±3V的輸出電壓范圍，以適應(yīng)+3V的輸入?yún)⒖茧妷骸＞彌_放大器能夠在2kΩ和100pF負(fù)載下產(chǎn)生±3V的輸出，并能產(chǎn)生6V峰 - 峰值的正弦波信號，頻率可達(dá)20kHz。輸出在LDAC輸入的下降沿更新，放大器通常在小于2.5μs內(nèi)穩(wěn)定到其最終值的1/2 LSB以內(nèi)。

4. 傳輸函數(shù)

AD7840的輸出電壓可以通過輸入代碼N表示： [V_{OUT}=frac{2 × N × REF IN}{16384}， - 8192 leq N leq + 8191] 其中，1 LSB = FS / 16384 = 6V / 16384 = 366μV。

三、接口邏輯信息

1. 并行數(shù)據(jù)格式

AD7840通常采用并行輸入數(shù)據(jù)格式，所有14位數(shù)據(jù)（從D13（MSB）到D0（LSB））同時(shí)加載到輸入鎖存器。(overline{CS})和(overline{WR})控制數(shù)據(jù)的加載，這兩個(gè)控制信號為電平觸發(fā)。輸入數(shù)據(jù)在(overline{CS})或(overline{WR})的上升沿鎖存到輸入鎖存器。DAC鎖存器也是電平觸發(fā)，DAC輸出通常在LDAC信號的下降沿更新。

2. 串行數(shù)據(jù)格式

通過將CS / SERIAL線連接到 - 5V可選擇串行數(shù)據(jù)格式。此時(shí)，WR / SYNC、D13 / SDATA、D12 / SCLK、D11 / FORMAT和D10 / JUSTIFY引腳承擔(dān)串行功能。串行數(shù)據(jù)在SCLK、SYNC和SDATA的控制下加載到輸入鎖存器。AD7840期望在SDATA輸入上接收16位串行數(shù)據(jù)流，串行數(shù)據(jù)必須在SCLK的下降沿有效。SYNC輸入提供幀同步信號，告知AD7840接下來的16個(gè)SCLK下降沿將有有效串行數(shù)據(jù)。

四、動態(tài)性能指標(biāo)

1. 信噪比（SNR）

SNR是DAC輸出端測量的信號與噪聲之比，理論上對于正弦波輸出，SNR = (6.02N + 1.76)dB，其中N為位數(shù)。對于理想的14位轉(zhuǎn)換器，SNR = 86dB。實(shí)際測試中，AD7840KN在輸出頻率為1kHz、更新速率為100kHz時(shí)，SNR可達(dá)81.8dB。

2. 總諧波失真（THD）

THD是諧波的均方根和與基波的比值，對于AD7840，THD定義為： [THD = 20 log frac{sqrt{V{2}^{2}+V{3}^{2}+V{4}^{2}+V{5}^{2}+V{6}^{2}}}{V{1}}] 其中，(V{1})是基波的均方根幅度，(V{2}) - (V_{6})是二次到六次諧波的均方根幅度。THD也可從2048點(diǎn)FFT圖中得出。

3. 峰值諧波或雜散噪聲

峰值諧波或雜散噪聲定義為DAC輸出頻譜中（最高到fs / 2且不包括直流）下一個(gè)最大分量的均方根值與基波均方根值的比值。通常，該指標(biāo)的值由頻譜中最大的諧波決定，但對于諧波淹沒在噪聲底的情況，峰值將是一個(gè)噪聲峰值。

五、微處理器接口

AD7840提供14位寬的并行格式和串行格式兩種接口選項(xiàng)，可直接與大多數(shù)微處理器（包括DSP處理器）接口。

1. 并行接口

通過外部定時(shí)器控制AD7840的更新，不同的DSP處理器（如ADSP - 2100、TMS32010、TMS32020等）可通過相應(yīng)的指令將數(shù)據(jù)加載到AD7840的輸入鎖存器。部分應(yīng)用可能需要微處理器控制AD7840 DAC鎖存器的更新，可通過地址總線解碼LDAC來實(shí)現(xiàn)。

2. 串行接口

將CS輸入硬連線到 - 5V可配置AD7840進(jìn)行串行接口。不同的DSP處理器（如ADSP - 2101/ADSP - 2102、DSP56000、TMS32020、NEC7720等）與AD7840的串行接口方式各有不同，但都需要注意數(shù)據(jù)的有效性、時(shí)鐘信號和同步信號的設(shè)置。

六、應(yīng)用與布局建議

1. 數(shù)據(jù)采集板應(yīng)用

AD7840可用于數(shù)據(jù)采集電路，數(shù)據(jù)采集板具有一個(gè)串行接口和兩個(gè)并行接口，其中一個(gè)并行接口直接與ADSP - 2100評估板擴(kuò)展連接器兼容。板上還包含一個(gè)簡單的采樣保持電路，可擴(kuò)展AD7840在更寬頻率范圍內(nèi)的性能。

2. 布局建議

為了實(shí)現(xiàn)高速轉(zhuǎn)換器的高性能，良好的印刷電路板布局至關(guān)重要。設(shè)計(jì)時(shí)應(yīng)盡量將數(shù)字和模擬線路分開，避免數(shù)字軌道與模擬信號軌道并行。建立一個(gè)獨(dú)立于邏輯系統(tǒng)接地的單點(diǎn)模擬接地（星型接地），并將其盡可能靠近AD7840。保持(V_{OUT})信號和信號返回線到AGND的信號引線盡可能短，以減少噪聲耦合。

七、總結(jié)

AD7840作為一款高性能的14位電壓輸出DAC，具有高精度、高信噪比、高速接口和低功耗等優(yōu)點(diǎn)，適用于語音合成、伺服控制和高速調(diào)制解調(diào)器等信號處理應(yīng)用。在實(shí)際應(yīng)用中，合理的接口設(shè)計(jì)和電路板布局能夠充分發(fā)揮其性能優(yōu)勢。電子工程師們在使用AD7840時(shí)，需要根據(jù)具體的應(yīng)用需求，選擇合適的接口方式和布局方案，以實(shí)現(xiàn)最佳的系統(tǒng)性能。大家在使用AD7840的過程中，有沒有遇到過什么特別的問題或者有什么獨(dú)特的應(yīng)用經(jīng)驗(yàn)?zāi)兀繗g迎在評論區(qū)分享交流。