文章來源：Jeff的芯片世界

原文作者：Jeff的芯片世界

本文介紹了3D NAND閃存制造中的Channel Hole（溝道通孔）。

Channel Hole（溝道通孔）是3D NAND閃存制造中的核心工藝步驟。它是指在垂直堆疊的多層柵極或介質層中，刻蝕出貫穿整個堆疊結構的細長通孔。這些通孔從頂層延伸至底層，垂直于晶圓表面，穿過上百層存儲單元。

該孔洞是后續形成存儲單元串的物理基礎。在孔內將依次沉積電荷存儲層、溝道材料（通常為多晶硅）以及核心填充介質?？妆谏系拿總€柵極層與溝道相交的區域構成一個獨立的存儲晶體管，一個孔貫穿所有層即形成一個完整的NAND串。通孔的深度與堆疊層數直接相關，若層數超過400層，深度可達10微米左右，而直徑僅為100納米左右，屬于高深寬比結構。

刻蝕工藝步驟

Channel Hole刻蝕通常分為三步進行。首先，需要沉積一層無定形碳膜。由于碳具有很高的耐刻蝕性能，在刻蝕高深寬比通孔時，碳掩模能夠抵抗刻蝕過程中的化學氣體，保護下方的疊層結構不被刻蝕。其次，采用電感耦合等離子體刻蝕設備（ICP-RIE），以氧氣為主的氣體對無定形碳膜進行刻蝕，形成掩模圖形。最后，采用電容耦合等離子體刻蝕設備（CCP-RIE），以含氟氣體為主對通孔進行最終刻蝕，穿透整個堆疊層到達底部襯底。

主要挑戰與難點

隨著3D NAND層數不斷增加，Channel Hole工藝的難度呈指數級上升。當堆疊層數突破232層時，通孔深度達到10至12微米，而直徑僅幾十納米，深寬比已遠超40:1。在此條件下，刻蝕方向性要求達到極限，容易出現刻偏、彎曲、瓶頸或刻不穿等問題。

刻蝕輪廓控制是另一大難題。由于物理化學限制，孔壁難以做到絕對垂直，會形成一定錐度。即使微小的傾斜也會導致孔頂與孔底直徑出現顯著差異，進而引起不同層存儲單元的電氣特性不一致。此外，工藝中還可能出現彎曲、扭曲、底部刻蝕不完全、側壁弓形凹陷等復雜形變。

關鍵尺寸均勻性同樣面臨嚴峻挑戰。在同一晶圓上需要刻蝕數萬億個通孔，并保證所有孔的直徑和形狀高度一致。晶圓中心與邊緣的刻蝕條件差異、孔內頂部與底部的反應物傳輸不均，都會導致關鍵尺寸的波動，進而影響存儲單元的電流和閾值電壓，降低良率。

微加載效應在高層數下被顯著放大。密集區域刻蝕慢而稀疏區域刻蝕快，這種差異會導致上寬下窄、上窄下寬或中間瓶頸等形貌不一致現象，是通孔刻蝕最難控制的情況之一。

此外，高深寬比刻蝕會產生大量副產物，容易在孔內再沉積或污染晶圓載體?？涛g過程中還需及時排除通孔底部的生成物，并防止掩模被過度侵蝕、通孔因應力而發生畸變（如彎曲、扭曲、傾斜）。

關鍵工藝技術與氣體

為應對上述挑戰，業界在設備、材料和工藝上進行了大量創新。高深寬比刻蝕設備是核心裝備，工藝上需要原子級的精確控制同時實現微米級的刻蝕深度。由于光刻膠無法承受長時間刻蝕，需先刻蝕一層硬掩模（通常為無定形碳），但隨著深寬比提升，業界正研究摻雜無定形碳或新型硬掩模材料。

刻蝕氣體方面，主要使用含氟氣體（如SF?、NF?）提供氟原子以刻蝕硅、多晶硅和氧化物。同時使用C?F?或C?F?等氫氟烴類氣體，在刻蝕過程中于側壁原位生成聚合物保護層，抑制橫向刻蝕并防止塌陷。氧氣用于調節聚合物厚度以保持刻蝕方向性，氬氣或氦氣則用于穩定等離子體、提升方向性。隨著層數增加至232層以上，這些氣體的用量均有大幅提升，其中側壁保護氣體的用量增長最快，可達70%至100%。

Channel Hole工藝是3D NAND技術的核心瓶頸。它從物理上定義了存儲單元，其質量直接決定了產品的存儲密度、性能均勻性、可靠性和最終成本。通孔刻蝕決定了能否實現高層數堆疊、良率能否提升、工藝能否穩定量產。隨著行業向300層、500層邁進，通孔刻蝕將成為NAND制程中最關鍵的技術戰場。