AD5601/AD5611/AD5621：高性能nanoDAC的技術(shù)解析與應(yīng)用指南

在電子設(shè)計領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）是連接數(shù)字世界和模擬世界的關(guān)鍵橋梁。今天，我們將深入探討Analog Devices公司的AD5601/AD5611/AD5621系列nanoDAC，這一系列產(chǎn)品以其低功耗、小封裝和高性能等特點，在眾多應(yīng)用場景中展現(xiàn)出獨(dú)特的優(yōu)勢。

文件下載：AD5621.pdf

產(chǎn)品概述

AD5601/AD5611/AD5621屬于nanoDAC?家族，是單通道、8/10/12位緩沖電壓輸出DAC，可在2.7V至5.5V的單電源下工作，在5V電源時典型功耗僅為75μA。它們采用了小巧的LFCSP和SC70封裝，非常適合對空間和功耗要求較高的應(yīng)用。

產(chǎn)品特點

封裝與功耗

• 小巧封裝：提供6引腳的SC70和LFCSP封裝，節(jié)省電路板空間，滿足小型化設(shè)計需求。
• 低功耗運(yùn)行：正常工作時最大電流消耗為100μA，在3V電源下進(jìn)入掉電模式時，典型功耗可降至0.2μA，非常適合電池供電的便攜式設(shè)備。

性能特性

• 輸出緩沖放大器：片上輸出緩沖放大器支持軌到軌輸出擺幅，典型壓擺率為0.5V/μs，能夠驅(qū)動2kΩ并聯(lián)1000pF到地的負(fù)載。
• 參考電壓：參考電壓源自電源輸入，可提供最寬的動態(tài)輸出范圍。
• 高速串行接口：采用3線串行接口，時鐘速率高達(dá)30MHz，兼容SPI、QSPI?、MICROWIRE?和DSP接口標(biāo)準(zhǔn)，且僅在寫入周期上電，進(jìn)一步降低功耗。
• 掉電功能：具備三種掉電模式，可通過軟件編程設(shè)置，掉電時輸出級內(nèi)部切換到已知阻值的電阻網(wǎng)絡(luò)，便于控制輸出阻抗。
• 上電復(fù)位：內(nèi)置上電復(fù)位電路，確保DAC輸出在上電時為0V，并保持該狀態(tài)直到進(jìn)行有效寫入操作。

精度指標(biāo)

工作原理

DAC架構(gòu)

AD5601/AD5611/AD5621采用CMOS工藝制造，其架構(gòu)由一個電阻串DAC和一個輸出緩沖放大器組成。理想輸出電壓由公式 (V{OUT }=V{D D} timesleft(frac{D}{2^{n}}right)) 計算得出，其中D是加載到DAC寄存器的二進(jìn)制代碼的十進(jìn)制等效值，n是DAC的位分辨率。

電阻串結(jié)構(gòu)

電阻串結(jié)構(gòu)由一系列阻值為R的電阻組成，加載到DAC寄存器的代碼決定了從電阻串的哪個節(jié)點提取電壓并輸入到輸出放大器。由于電阻串的特性，保證了DAC的單調(diào)性。

輸出放大器

輸出緩沖放大器能夠產(chǎn)生軌到軌的輸出電壓，輸出范圍為0V至 (V_{DD}) ，具有良好的源和灌電流能力，壓擺率為0.5V/μs，在輸出加載時半量程建立時間為8μs。

串行接口

采用3線串行接口（SYNC、SCLK和SDIN），與SPI、QSPI和MICROWIRE接口標(biāo)準(zhǔn)以及大多數(shù)DSP兼容。寫入序列從SYNC線拉低開始，數(shù)據(jù)在SCLK的下降沿時鐘輸入到16位移位寄存器。在第16個下降時鐘沿，最后一位數(shù)據(jù)時鐘輸入，執(zhí)行編程功能。

輸入移位寄存器

輸入移位寄存器為16位，前兩位為控制位，用于控制器件的工作模式（正常模式或三種掉電模式之一）。對于AD5621，接下來的12位為數(shù)據(jù)位，在SCLK的第16個下降沿傳輸?shù)紻AC寄存器。

SYNC中斷

在正常寫入序列中，SYNC線在SCLK的至少16個下降沿保持低電平，DAC在第16個下降沿更新。如果SYNC在第16個下降沿之前拉高，則作為寫入序列的中斷，移位寄存器復(fù)位，寫入序列無效。

上電復(fù)位

上電復(fù)位電路確保DAC寄存器在上電時填充為0，輸出電壓為0V，直到對DAC進(jìn)行有效寫入操作。

掉電模式

進(jìn)入掉電模式后，電源電流顯著降低，輸出級內(nèi)部切換到電阻網(wǎng)絡(luò)，DAC寄存器內(nèi)容不受影響。退出掉電模式的時間在 (V{DD}=5V) 時典型為13μs，在 (V{DD}=3V) 時為16μs。

應(yīng)用信息

參考電源選擇

由于AD5601/AD5611/AD5621的低功耗特性，參考電源的選擇取決于應(yīng)用需求。對于節(jié)省空間的應(yīng)用，推薦使用ADR02，它采用SC70封裝，具有9ppm/°C的出色漂移（R - 8封裝為3ppm/°C）和良好的噪聲性能。對于低電源應(yīng)用，ADR395是不錯的選擇，它的靜態(tài)電流小于100μA，可驅(qū)動多個DAC，且在0.1Hz至10Hz范圍內(nèi)噪聲性能良好。

雙極性操作

雖然AD5601/AD5611/AD5621設(shè)計用于單電源操作，但通過特定電路也可實現(xiàn)雙極性輸出范圍。使用AD820或OP295作為輸出放大器，可實現(xiàn)±5V的輸出電壓范圍。輸出電壓計算公式為 (V{OUT }=left[V{D D} timesleft(frac{D}{2^{N}}right) timesleft(frac{R 1+R 2}{R 1}right)-V{D D} timesleft(frac{R 2}{R 1}right)right]) ，當(dāng) (V{DD}=5V) ， (R1 = R2 = 10kΩ) 時，輸出電壓范圍為±5V。

隔離接口應(yīng)用

在工業(yè)過程控制應(yīng)用中，為保護(hù)控制電路免受危險共模電壓的影響，可使用ADuM1300 3通道數(shù)字隔離器提供所需的隔離。同時，需要使用變壓器對電源進(jìn)行隔離，在DAC側(cè)使用5V穩(wěn)壓器提供所需的電源。

電源旁路和接地

為確保電路的準(zhǔn)確性，需要仔細(xì)考慮電路板上的電源和接地布局。PCB應(yīng)具有獨(dú)立的模擬和數(shù)字部分，AGND和DGND的連接應(yīng)僅在一點進(jìn)行，且該點應(yīng)盡可能靠近AD5601/AD5611/AD5621。使用10μF和0.1μF的電容對電源進(jìn)行旁路，電容應(yīng)盡可能靠近器件，0.1μF電容應(yīng)具有低等效串聯(lián)電阻（ESR）和等效串聯(lián)電感（ESI）。

總結(jié)

AD5601/AD5611/AD5621系列nanoDAC以其低功耗、小封裝、高性能和豐富的功能，為電子工程師在設(shè)計便攜式設(shè)備、可編程電源、電壓設(shè)置等應(yīng)用時提供了理想的選擇。通過合理選擇參考電源、優(yōu)化電路布局和利用其特性，能夠充分發(fā)揮這些DAC的優(yōu)勢，實現(xiàn)高效、可靠的設(shè)計。你在使用這些DAC時遇到過哪些問題或有什么獨(dú)特的應(yīng)用經(jīng)驗?zāi)兀繗g迎在評論區(qū)分享。