探索MAX1286 - MAX1289：高性能12位ADC的卓越之選

在電子設計領域，模擬 - 數字轉換器（ADC）如同橋梁，連接著現實世界的模擬信號與數字系統。今天，我們深入探討MAX1286 - MAX1289這一系列12位ADC，看看它如何在眾多應用中大放異彩。

文件下載：MAX1288.pdf

一、產品概述

MAX1286 - MAX1289是Maxim推出的低成本、微功耗、串行輸出12位ADC，它有8引腳SOT23和8引腳TDFN兩種封裝形式。其中，MAX1286/MAX1288采用單 +5V 電源供電，而MAX1287/MAX1289則使用單 +3V 電源。這些ADC具備逐次逼近型ADC、自動關機、快速喚醒（1.4μs）以及高速3線接口等特性。在最大采樣率150ksps時，功耗僅為0.5mW（VDD = +2.7V），轉換之間的AutoShutdown?功能（0.2μA）能在較低吞吐量下進一步降低功耗。

二、特性亮點

2.1 電源與功耗

• 單電源操作：支持 +3V（MAX1287/MAX1289）和 +5V（MAX1286/MAX1288）單電源供電，適應不同的應用場景。
• 低功耗：在不同采樣率下，功耗表現出色。例如，150ksps時為245μA，100ksps時為150μA，10ksps時為15μA，1ksps時為2μA，關機狀態下僅0.2μA。

2.2 輸入特性

• 真差分跟蹤/保持：具備150kHz采樣率，能有效處理差分信號。
• 軟件可配置單極性/雙極性轉換：僅MAX1288/MAX1289支持，增加了使用的靈活性。

2.3 接口與時鐘

• SPI - /QSPI - /MICROWIRE兼容接口：方便與DSP和處理器連接，實現數據的高效傳輸。
• 內部轉換時鐘：內部振蕩器精度在4MHz指定時鐘速率的10%以內，最大轉換時間為3.7μs，減輕了系統微處理器的負擔。

2.4 封裝形式

提供8引腳SOT23和8引腳TDFN兩種封裝，滿足不同的空間需求。

三、電氣特性

3.1 直流精度

• 分辨率：12位，能提供較高的精度。
• 相對精度：INL最大為 ±1.0 LSB。
• 差分非線性：DNL在無漏碼情況下最大為 ±1.0 LSB。
• 偏移誤差：最大為 ±4 LSB。
• 增益誤差：最大為 ±4 LSB。
• 增益溫度系數：±0.4 ppm/°C。
• 偏移溫度系數：±0.4 ppm/°C。
• 通道間偏移匹配：±0.1 LSB。
• 通道間增益匹配：±0.1 LSB。
• 輸入共模抑制：CMR在VCM = 0V到VDD且零刻度輸入時為 ±0.1 mV。

3.2 動態特性

• 信噪失真比（SINAD）：典型值為70 dB。
• 總諧波失真（THD）：典型值為 -82 dB。
• 無雜散動態范圍（SFDR）：典型值為86 dB。
• 滿功率帶寬：-3dB點為1 MHz。
• 全線性帶寬：SINAD > 68dB時為100 kHz。

3.3 轉換速率

• 轉換時間：tCONV最大為3.7μs（不包括tACQ）。
• T/H采集時間：tACQ最大為1.4μs。
• 孔徑延遲：30 ns。
• 孔徑抖動：<50 ps。
• 最大串行時鐘頻率：fSCLK為8 MHz。
• 占空比：30% - 70%。

3.4 模擬輸入

• 輸入電壓范圍：單極性為0到VREF，雙極性為 -VREF/2到VREF/2。
• 輸入泄漏電流：通道未選中或轉換停止時為 ±0.01到 ±1 μA。
• 輸入電容：34 pF。

3.5 外部參考輸入

• 輸入電壓范圍：VREF為1.0 + 50mV到VDD。
• 輸入電流：VREF = +2.5V在150ksps時為16 - 30μA，VREF = +4.096V在150ksps時為26 - 45μA。

3.6 數字輸入/輸出

• 輸入低電壓：VIL為0.8 V。
• 輸入高電壓：VIH為VDD - 1 V。
• 輸入泄漏電流：IL為 ±0.01到 ±1.0 μA。
• 輸入電容：CIN為15 pF。
• 輸出低電壓：ISINK = 2mA時為0.4 V，ISINK = 4mA時為0.8 V。
• 輸出高電壓：ISOURCE = 1.5mA時為VDD - 0.5 V。
• 三態泄漏電流：CNVST = GND時為 ±0.05到 ±10 μA。
• 三態輸出電容：CNVST = GND時為15 pF。

3.7 電源要求

• 正電源電壓：MAX1286/MAX1288為4.75 - 5.25V，MAX1287/MAX1289為2.7 - 3.6V。
• 正電源電流：不同采樣率下有不同的值，如150ksps時，VDD = +3V為245 - 350μA，VDD = +5V為320 - 400μA。
• 關機電流：0.2 - 5μA。
• 正電源抑制：VDD = 5V ±5%且滿量程輸入時為 ±0.3到 ±1.0 mV，VDD = +2.7V到 +3.6V且滿量程輸入時為 ±0.4到 ±1.2 mV。

四、引腳說明

五、工作原理

5.1 轉換技術

采用逐次逼近型轉換（SAR）技術和片上跟蹤 - 保持（T/H）結構，將模擬信號轉換為12位數字結果。

5.2 真差分模擬輸入T/H

T/H在CNVST上升沿進入跟蹤模式，正輸入電容連接到相應輸入，負輸入電容連接到GND（MAX1286/MAX1287）或AIN - （MAX1288/MAX1289）；CNVST下降沿進入保持模式，轉換采樣的正、負輸入電壓差。T/H采集輸入信號所需時間取決于輸入電容充電速度，輸入信號源阻抗高時，采集時間會延長，CNVST需保持高電平更長時間。采集時間tACQ計算公式為： [t{ACQ}=9 timesleft(R{S}+R{IN}right) × 24 pF+t{PWR}] 其中，RIN = 1.5kΩ，RS為輸入信號源阻抗，tPWR = 1μs為設備上電時間，tACQ不小于1.4μs，源阻抗低于300Ω對ADC交流性能影響不大，高阻抗源可通過延長tACQ或在正、負模擬輸入間放置1μF電容來處理。

5.3 通道和模式選擇

• MAX1286/MAX1287通道選擇：通過CNVST引腳選擇AIN1或AIN2。選擇AIN1時，驅動CNVST高電平，保持tACQ時間，再驅動低電平進行轉換；選擇AIN2時，先驅動CNVST高電平至少30ns，再驅動低電平至少30ns，然后再次驅動高電平，保持tACQ時間后驅動低電平進行轉換。
• MAX1288/MAX1289模式選擇：通過CNVST引腳選擇單極性或雙極性轉換。單極性模式下，AIN + 可超過AIN - 最多VREF，輸出格式為直二進制；雙極性模式下，任一輸入可超過另一輸入最多VREF/2，輸出格式為二進制補碼。選擇單極性模式時，驅動CNVST高電平，保持tACQ時間，再驅動低電平進行轉換；選擇雙極性模式時，先驅動CNVST高電平至少30ns，再驅動低電平至少30ns，然后再次驅動高電平，保持tACQ時間后驅動低電平進行轉換。

5.4 輸入帶寬

ADC輸入跟蹤電路具有1MHz小信號帶寬，可利用欠采樣技術數字化高速瞬態事件和測量帶寬超過ADC采樣率的周期性信號。為避免高頻信號混疊到感興趣的頻帶，建議使用抗混疊濾波。

5.5 模擬輸入保護

內部保護二極管將模擬輸入鉗位到VDD和GND，允許模擬輸入引腳在GND - 0.3V到VDD + 0.3V范圍內擺動而不損壞。為保證準確轉換，兩個輸入不得超過VDD 50mV或低于GND 50mV。若通道外模擬輸入電壓超過電源，需將輸入電流限制在2mA。

5.6 輸出數據格式

12位轉換結果以MSB優先格式輸出，DOUT在SCLK下降沿轉換，所有12位數據必須在CNVST再次轉換前移出。MAX1288/MAX1289單極性模式下數據為直二進制，雙極性模式下為二進制補碼；MAX1286/MAX1287數據始終為直二進制。

六、應用信息

6.1 自動關機模式

CNVST低電平時，MAX1286 - MAX1289默認進入AutoShutdown狀態（< 0.2μA）。檢測到CNVST上升沿后，器件上電，DOUT置低，進入跟蹤模式；檢測到下降沿后，進入保持模式并開始轉換，最多3.7μs后完成轉換，進入關機狀態，MSB在DOUT可用。

6.2 外部參考

需要外部參考，使用0.1μF旁路電容可獲得最佳性能。參考輸入結構允許電壓范圍為 +1V到VDD + 50mV。

6.3 標準接口連接

具有與SPI、QSPI和MICROWIRE完全兼容的串行接口。若有串行接口，將CPU的串行接口設為master，選擇最高8MHz的時鐘頻率。

6.4 轉換步驟

1. 使用CPU的通用I/O線在轉換之間保持CNVST低電平。
2. 驅動CNVST高電平以采集AIN1（MAX1286/MAX1287）或單極性模式（MAX1288/MAX1289）；若要采集AIN2（MAX1286/MAX1287）或雙極性模式（MAX1288/MAX1289），先驅動CNVST低電平再驅動高電平。
3. 保持CNVST高電平1.4μs。
4. 驅動CNVST低電平，等待約3.7μs完成轉換，3.7μs后MSB在DOUT可用。
5. 激活SCLK至少12個上升沿，DOUT在SCLK下降沿轉換，以MSB優先格式輸出，在SCLK上升沿將數據時鐘輸入到μP。

6.5 不同接口連接

• SPI和MICROWIRE接口：設置CPOL = CPHA = 0，需兩次8位讀取以獲得完整12位結果，DOUT數據在串行時鐘下降沿轉換，在SCLK上升沿時鐘輸入到μP。
• QSPI接口：使用高速QSPI接口（CPOL = 0，CPHA = 0），支持最大8MHz的fSCLK，一次12 - 16位讀取可獲得完整12位結果，DOUT數據在串行時鐘下降沿轉換，在SCLK上升沿時鐘輸入到μP。
• PIC16和SSP模塊及PIC17接口：與PIC16/PIC17 μC兼容，使用同步串行端口（SSP）模塊。建立SPI通信時，按特定方式連接控制器并配置PIC16/PIC17為系統master，需兩次連續8位讀取以獲得完整12位結果。

6.6 布局、接地和旁路

為獲得最佳性能，建議使用印刷電路板（PC），避免使用繞線配置。確保模擬和數字走線適當分離，不平行布置模擬和數字線，不在ADC封裝下方布置數字信號路徑。使用單獨的模擬和數字PC板接地部分，僅通過一個星點連接兩個接地系統。為實現低噪聲操作，確保返回星型接地電源的接地阻抗低且路徑盡可能短，將數字信號遠離敏感的模擬和參考輸入。在電源（VDD）與星型接地之間使用0.1μF電容旁路，電容應盡可能靠近MAX1286 - MAX1289的電源引腳，最小化電容引線長度以獲得最佳電源噪聲抑制。若電源噪聲極大，可添加5Ω衰減電阻。

七、定義與計算

7.1 積分非線性（INL）

INL是實際傳輸函數值與直線的偏差，直線可以是最佳擬合直線或抵消偏移和增益誤差后傳輸函數端點之間的直線。MAX1286 - MAX1289的靜態線性參數使用端點法測量。

7.2 差分非線性（DNL）

DNL是實際步長與理想值1 LSB的差值。DNL誤差規格小于1 LSB可保證無漏碼和單調傳輸函數。

7.3 孔徑定義

• 孔徑抖動（tIAJ）：采樣之間時間的樣本間變化。
• 孔徑延遲（tAD）：采樣時鐘上升沿與實際采樣時刻之間的時間。

7.4 信噪比（SNR）

對于從數字樣本完美重建的波形，SNR是滿量程模擬輸入（RMS值）與RMS量化誤差（殘差誤差）的比值。理想情況下，理論最小模數噪聲僅由量化誤差引起，直接取決于ADC的分辨率（N位），計算公式為： [SNR =(6.02 × N+1.76) dB] 實際中，除量化噪聲外還有其他噪聲源，如熱噪聲、參考噪聲、時鐘抖動等。SNR通過RMS信號與RMS噪聲的比值計算，噪聲包括除基波、前五次諧波和直流偏移外的所有頻譜分量。

7.5 信噪失真比（SINAD）

SINAD是輸入基頻的RMS幅度與所有其他ADC輸出信號的RMS等效值的比值，計算公式為： [SINAD (dB)=20 × log (Signal / Noise_{RMS} )]

7.6 有效位數（ENOB）

ENOB表示ADC在特定輸入頻率和采樣率下的全局精度。理想ADC的誤差僅由量化噪聲組成，當輸入范圍等于ADC的滿量程范圍時，有效位數計算公式為： [ENOB =(SINAD-1.76) / 6.02]

7.7 總諧波失真（THD）

THD是輸入信號前五次諧波的RMS和與基波本身的比值，計算公式為： [THD=20 × log left(sqrt{frac{V{2}^{2}+V{3}^{2}+V{4}^{2}+V{5}^{2}}{V_{1}}