MAX144/MAX145：低功耗12位ADC的卓越之選

在電子設計領域，模擬到數字的轉換是一項關鍵技術，而ADC（模擬 - 數字轉換器）則是實現這一轉換的核心組件。今天，我們要深入探討的是MAXIM公司推出的MAX144/MAX145，這兩款+2.7V低功耗、2通道、108ksps、串行12位ADC，它們在8引腳μMAX封裝中展現出了強大的性能。

文件下載：MAX144.pdf

一、產品概述

MAX144/MAX145采用8引腳μMAX和DIP封裝，單電源供電范圍為+2.7V至+5.25V。它們具備7.4μs逐次逼近型ADC、自動掉電功能、2.5μs快速喚醒、片上時鐘以及高速3線串行接口。在最大采樣率108ksps時，功耗僅為3.2mW（ (V_{DD}=+3.6V) ），在較低吞吐量速率下，自動關機模式（0.2μA）可進一步降低功耗。

MAX144提供2通道單端操作，輸入信號范圍為0至VREF；MAX145則接受偽差分輸入，范圍同樣為0至VREF。其3線串行接口與SPI?、QSPI?和MICROWIRE?兼容，可通過外部時鐘訪問數據。

二、產品特性

2.1 電源與通道配置

• 單電源操作：支持+2.7V至+5.25V的單電源供電，為設計帶來了靈活性。
• 通道類型：MAX144有兩個單端通道，MAX145有一個偽差分通道，可滿足不同的應用需求。

2.2 低功耗設計

• 在不同采樣率下，電流消耗表現優秀。例如，在108ksps、+3V供電時為0.9mA；10ksps、+3V供電時為100μA；1ksps、+3V供電時為10μA；掉電模式下僅為0.2μA。

2.3 其他特性

• 內部跟蹤/保持：確保信號采樣的準確性。
• 高采樣率：達到108ksps，可處理高速信號。
• 兼容接口：SPI/QSPI/MICROWIRE兼容的3線串行接口，方便與其他設備連接。
• 小封裝：8引腳μMAX封裝節省空間。
• 引腳兼容10位版本：提供更多選擇。

三、電氣特性

3.1 直流精度

• 分辨率：12位，能提供較高的精度。
• 相對精度：MAX14_A型號的INL為±0.5 LSB，MAX14_B型號為±1 LSB。
• 差分非線性：DNL為±0.75 LSB，且在整個溫度范圍內無丟失碼。
• 偏移誤差：±3 LSB。
• 增益誤差：有相應的溫度系數，為±0.8 ppm/°C。
• 通道間匹配：通道間偏移匹配和增益匹配均為±0.05 LSB。

3.2 動態特性

• 信號噪聲比加失真比（SINAD）：在特定條件下達到70 dB。
• 總諧波失真（THD）：包括5次諧波時為 -80 dB。
• 無雜散動態范圍（SFDR）：80 dB。
• 通道間串擾： -85 dB。
• 帶寬：小信號帶寬為2.25 MHz，全功率帶寬為1.0 MHz。

3.3 轉換速率

• 轉換時間：外部時鐘模式下，16個時鐘周期/轉換周期（108ksps）時為7.4 μs。
• 跟蹤/保持采集時間：2.5 μs。
• 孔徑延遲：25 ns。
• 孔徑抖動：<50 ps。

3.4 其他特性

• 模擬輸入：電壓范圍為0至VREF，多路復用器泄漏電流為±0.01至±1 μA，輸入電容為16 pF。
• 外部參考：輸入電壓范圍為0至VDD + 50mV，輸入電流在VREF = 2.5V時為100至140 μA，輸入電阻為18至25 kΩ，關機時REF輸入電流為0.01至10 μA。
• 數字輸入輸出：輸入高電壓、低電壓、遲滯、泄漏電流和電容等參數都有明確規定。
• 電源要求：正電源電壓范圍為2.7至5.25V，工作模式下電流為0.9至2.0 mA，關機模式下為0.2至5 μA，電源抑制比為±0.15 mV。

四、工作原理

4.1 采樣架構

MAX144/MAX145采用逐次逼近型轉換（SAR）技術和片上跟蹤 - 保持（T/H）結構。在單端模式（MAX144）下，CH0和CH1通道均參考GND，可連接不同信號源，轉換在兩個通道間交替進行，通道切換通過CS/SHDN引腳實現。對于MAX145，其輸入通道形成一個偽差分通道對（CH+，CH-），只有IN+信號被采樣，IN-需在轉換期間保持穩定。

4.2 跟蹤/保持階段

在CS/SHDN下降沿，T/H階段進入跟蹤模式。對于MAX144，采樣正輸入；對于MAX145，采樣輸入信號的差值。T/H階段獲取輸入信號的時間與輸入電容的充電速度有關，可通過公式 (tACQ = 9(RS + RIN) CIN) 計算，其中RS為輸入信號源阻抗，RIN為輸入電阻（9kΩ），CIN為輸入電容（16pF）。當源阻抗低于1kΩ時，對AC性能影響不大；若使用更高源阻抗，可連接0.01μF電容形成RC濾波器，但會限制信號帶寬。

4.3 時鐘模式選擇

• 內部時鐘模式：當 (fSCLK < 100kHz) 或 (fSCLK > 2.17MHz) 時使用。在此模式下，器件由內部激光微調振蕩器運行，允許處理器在方便的時候讀取轉換結果，時鐘速率范圍為0至5MHz。通過在CS/SHDN高低轉換期間保持SCLK高電平來選擇該模式。
• 外部時鐘模式：當 (fSCLK = 100kHz) 至2.17MHz時使用。通過在SCLK為低電平時將CS/SHDN從高電平轉換為低電平來選擇該模式。外部時鐘信號不僅用于移出數據，還驅動模數轉換，輸入在第二個時鐘脈沖下降沿采樣，轉換必須在140μs內完成，以防止T/H電容下垂導致轉換結果下降。

4.4 輸出數據格式

輸出為16位串行數據流，前三位始終為邏輯高（內部時鐘模式包含EOC位），接著是通道標識（CHID），然后是12位數據（MSB優先格式）。DOUT在SCLK下降沿轉換，CS/SHDN為高電平時輸出為高阻抗。

五、應用信息

5.1 信號指標計算

• 信噪比（SNR）：理論最大SNR為滿量程模擬輸入（RMS值）與RMS量化誤差的比值，實際中還需考慮其他噪聲源。
• 信號噪聲比加失真（SINAD）：是輸入信號基頻的RMS幅度與其他ADC輸出信號RMS等效值的比值。
• 有效位數（ENOB）：表示ADC在特定輸入頻率和采樣率下的全局精度，可通過公式 (ENOB = (SINAD - 1.76) / 6.02) 計算。
• 總諧波失真（THD）：是輸入信號前五個諧波的RMS和與基頻本身的比值。
• 無雜散動態范圍（SFDR）：是基頻（最大信號分量）的RMS幅度與下一個最大雜散分量的RMS值的比值（不包括直流偏移）。

5.2 接口連接

• 標準接口兼容性：與SPI、QSPI和MICROWIRE標準串行接口完全兼容。在連接時，需將CPU的串行接口設置為主模式，選擇100kHz至2.17MHz的時鐘頻率（外部時鐘模式），并按照特定的步驟進行操作，如拉低CS/SHDN、等待喚醒時間、激活SCLK等。
• 不同接口的具體配置：在SPI和MICROWIRE接口中，設置 (CPOL = 0) 和 (CPHA = 0) ；在QSPI接口中，支持最大 (fSCLK) 為2.17MHz；與PIC16/PIC17控制器連接時，需配置同步串口控制寄存器（SSPCON）和同步串口狀態寄存器（SSPSTAT）。

5.3 布局、接地和旁路

為獲得最佳性能，應使用印刷電路板（PCB），確保模擬和數字走線適當分離，避免數字信號路徑布置在ADC封裝下方。使用單獨的模擬和數字PCB接地部分，通過單點連接兩個接地系統，并確保接地返回路徑低阻抗且盡可能短。對電源VDD進行旁路處理，使用兩個并聯電容器（0.1μF和1μF）靠近電源引腳，并在電源噪聲較大時添加衰減電阻（10Ω）。

六、總結

MAX144/MAX145憑借其低功耗、高采樣率、良好的電氣性能和豐富的接口兼容性，成為電池供電和數據采集應用以及對功耗和空間要求苛刻的電路的理想選擇。在實際設計中，工程師們需要根據具體的應用場景，合理選擇時鐘模式、處理輸入信號、優化布局和接地，以充分發揮這兩款ADC的性能。你在使用類似ADC時遇到過哪些挑戰呢？歡迎在評論區分享你的經驗。