ATAM893-D微控制器：特性、架構與應用全解析
ATAM893-D微控制器：特性、架構與應用全解析
一、引言
在電子工程師的設計世界里，微控制器是核心組件之一。ATAM893-D作為Atmel家族4位單芯片微控制器的一員，具有獨特的特性和廣泛的應用場景。本文將深入剖析ATAM893-D的各項特性、架構以及相關應用，為電子工程師在設計中提供全面的參考。
文件下載：ATAM893T-TKQ.pdf
二、ATAM893-D特性概述
2.1 溫度與存儲特性
- 寬溫度范圍：能夠在高達125°C的高溫環境下穩定工作，適用于多種惡劣工業環境。
- 大容量存儲：擁有4-Kbyte EEPROM程序存儲器和2 × 512-bit EEPROM數據存儲器，以及256 × 4-bit RAM數據存儲器，為程序運行和數據存儲提供了充足的空間。
2.2 輸入輸出與中斷特性
2.3 時鐘與電源特性
三、ATAM893-D與ATARx90/x92的差異
3.1 程序內存
ATAM893-D的程序內存采用EEPROM實現，用戶程序內存大小為4096字節，以258 × 16字節塊的形式編程，且具有可選擇的LOCK位功能，能防止程序內存被非法讀取。
3.2 配置內存
EEPROM中有32字節的額外區域用于存儲硬件配置信息，用戶可選擇與ROM版本相同的選項，如端口配置、電容選擇、看門狗硬鎖啟用等。
3.3 數據內存
內部數據EEPROM組織為兩個32 × 16位的頁面，與ROM部分兼容時，僅需使用一個頁面。訪問EEPROM通過MCL（串行接口）進行，且在通信處理上與ROM部分略有不同，對通信錯誤的容忍度更高。
3.4 復位功能
在每次復位（上電或掉電）時，配置寄存器會復位并重新加載配置內存中的數據。與ROM版本相比，ATAM893-D在復位時I/O端口切換到輸入模式，但MTP在下載完成前會移除上拉或下拉電阻。
3.5 RC振蕩器頻率
與ROM部分相比，ATAM893-D的內部RC振蕩器典型頻率約高5%，不過由于總體公差范圍較寬（±50%），對應用影響不大。
3.6 高驅動輸出
ROM部分可提供高電流輸出選擇，而ATAM893-D僅默認將Timer 2輸出（BP42）和Timer 3輸出（BP60）配置為低側驅動器的高電流輸出，且該配置不可更改。
四、MARC4架構解析
4.1 總體描述
MARC4微控制器由先進的基于堆棧的4位CPU核心和片上外設組成。采用哈佛架構，程序內存（ROM）和數據內存（RAM）物理分離，通過三條獨立總線（指令總線、內存總線和I/O總線）實現并行通信，有效提高程序執行速度。同時，集成了強大的中斷控制器，支持八個優先級的中斷級別，能快速高效地處理硬件事件。
4.2 核心組件
4.2.1 程序內存
程序內存（EEPROM）可通過客戶應用程序進行編程，由12位寬的程序計數器尋址，最大程序庫大小為4 Kbytes，最低用戶程序內存地址段為512字節的零頁，包含中斷服務程序和特殊子程序的預定義起始地址。
4.2.2 RAM
ATAM893-D的RAM為256 × 4位寬的靜態隨機存取存儲器，用于表達式堆棧、返回堆棧以及變量和數組的數據存儲。通過四個8位寬的RAM地址寄存器（SP、RP、X和Y）進行尋址。
- 表達式堆棧：由表達式堆棧指針（SP）尋址，用于算術、I/O和內存引用操作的操作數存儲和結果返回，也用于子程序間的參數傳遞和臨時數據存儲。
- 返回堆棧：由返回堆棧指針（RP）尋址，用于存儲子程序和中斷程序的返回地址以及循環索引計數，也可作為臨時存儲區域。
4.2.3 寄存器
- 程序計數器（PC）：12位寄存器，存儲從ROM中獲取下一條指令的地址，在指令執行過程中根據不同情況進行更新。
- RAM地址寄存器：SP、RP、X和Y四個8位寬的寄存器，用于訪問256個RAM半字節。
- 棧頂寄存器（TOS）：作為MARC4的累加器，用于算術、邏輯、內存引用和I/O操作。
- 條件代碼寄存器（CCR）：4位寬，包含分支、進位和中斷使能標志，反映CPU的當前狀態，可通過特定指令直接操作。
- ALU：4位ALU對表達式堆棧的前兩個元素進行算術、邏輯、移位和旋轉操作，并將結果返回TOS，同時影響CCR中的進位/借位和分支標志。
4.2.4 指令集
MARC4指令集針對高級編程語言qFORTH進行了優化，許多指令是qFORTH單詞，使編譯器能夠生成快速緊湊的程序代碼。CPU具有指令流水線，可在執行當前指令的同時預取程序內存中的下一條指令。
4.2.5 中斷結構
MARC4可處理八個不同優先級的中斷，可由內部和外部中斷源或CPU自身的軟件中斷產生。每個中斷級別都有固定的優先級和對應的服務程序向量，程序員可通過重置CCR中的中斷使能標志（I）來推遲中斷處理。
4.2.6 中斷處理
MARC4包含一個中斷控制器，通過兩個8位寬的“中斷待處理”和“中斷激活”寄存器處理八個中斷級別。在非I/O指令周期內采樣所有中斷請求，并在中斷激活寄存器中無更高優先級中斷時，通知CPU中斷當前程序執行。中斷服務程序通過RTI指令完成，重置相應的中斷待處理/激活寄存器位，并從返回堆棧中獲取返回地址到程序計數器。
4.2.7 中斷延遲
MARC4的中斷延遲極短，根據核心狀態不同，介于3到5個機器周期之間。
4.3 主復位
主復位可使CPU進入明確狀態，不可屏蔽且獨立于當前程序狀態。可由初始電源上電、電源短暫崩潰、掉電檢測電路、看門狗超時或外部輸入時鐘監控階段觸發。主復位會復位中斷使能標志、中斷待處理寄存器和中斷激活寄存器，在復位階段，I/O總線控制信號設置為復位模式，初始化所有片上外設，所有雙向端口設置為輸入模式。
4.4 電壓監控
電壓監控器由帶有內部電壓參考的比較器組成，用于監控電源電壓或VMI引腳的外部電壓。比較器針對電源電壓有三個內部可編程閾值（2.2 V、2.6 V和3.0 V），對于VMI引腳的外部電壓，閾值設置為1.3 V。VMS位指示監控電壓是否低于或高于閾值，可通過設置或重置VMS位生成中斷，檢測電壓的上升或下降斜率。
4.5 時鐘生成
4.5.1 時鐘模塊
ATAM893-D包含一個時鐘模塊，具有四種不同的內部振蕩器類型：兩個RC振蕩器、一個4-MHz晶體振蕩器和一個32-kHz晶體振蕩器。通過OSC1和OSC2引腳可連接晶體，OSC1還可作為外部時鐘輸入或連接外部微調電阻。可通過軟件編程時鐘管理寄存器（CM）和系統配置寄存器（SC）選擇振蕩器類型或外部輸入時鐘來生成系統時鐘（SYSCL）。
4.5.2 振蕩器電路和外部時鐘輸入階段
- RC振蕩器1：完全集成，無需外部組件，適用于對定時不敏感的應用，中心頻率公差優于±50%，上電復位后默認選擇。
- 外部輸入時鐘：OSC1或OSC2可由外部時鐘源驅動，外部時鐘階段包含監控電路，若外部輸入時鐘缺失超過1 ms且CCS = 0，監控電路將生成硬件復位。
- 帶外部微調電阻的RC振蕩器2：高分辨率可微調振蕩器，通過在OSC1和VDD之間連接外部電阻，可將振蕩器頻率穩定在±15% / -20%的公差范圍內。
- 4-MHz振蕩器：需要連接晶體或陶瓷諧振器到OSC1和OSC2引腳，除實際晶體、諧振器、C3和C4外，所有必要的振蕩器電路都集成在芯片上。
- 32-kHz振蕩器：適用于需要長期計時或低分辨率定時的應用，可生成SUBCL和SYSCL，在掉電模式下不能停止。
4.5.3 時鐘管理
時鐘管理寄存器控制系統時鐘分頻器和同步階段，寫入該寄存器會觸發同步周期。通過CM寄存器的NSTOP位可控制在睡眠模式下是否停止外設時鐘，CCS位可選擇系統時鐘的生成源。
4.6 掉電模式
睡眠模式用于降低系統平均功耗，通過SLEEP指令進入，該指令設置條件代碼寄存器中的中斷使能位（I），停止核心運行。在睡眠模式下，外設模塊保持活躍并能生成中斷，通過任何中斷或復位可退出睡眠模式。總功耗與微控制器的活動時間成正比，可通過公式[I{total }left(V{D D}, f{syscl }right)=I{Sleep }+left(I{D D} × frac{t{active }}{t_{total }}right)]估算平均系統電流消耗。
五、外設模塊
5.1 外設尋址
通過I/O總線訪問外設模塊，IN或OUT指令可直接尋址多達16個I/O模塊。采用雙寄存器尋址方案，可直接尋址主寄存器，訪問輔助寄存器需通過輔助切換模塊。對于更復雜的外設模塊，采用擴展尋址方式，通過子端口地址間接尋址多達16個子端口寄存器。
5.2 雙向端口
除端口1和端口6外，其他端口（2、4和5）為4位寬，端口1和端口6數據寬度為2位（位0和位3）。所有端口可用于數據輸入或輸出，配備施密特觸發器輸入和多種掩碼選項，如開漏、開源、全互補輸出、上拉和下拉晶體管。
5.2.1 雙向端口1
數據方向寄存器不可獨立軟件編程，在I/O指令發生時自動切換端口方向。OUT指令將端口切換到輸出模式，IN指令將其切換到輸入模式。
5.2.2 雙向端口2
包含按位可編程的控制寄存器（P2CR），可將每個端口位單獨編程為輸入或輸出，還可在輸出模式下讀取引腳狀態。該端口具有增強的驅動能力和額外的低電阻上拉/下拉晶體管掩碼選項。
5.2.3 雙向端口5
同樣包含按位可編程的控制寄存器（P5CR），端口引腳可作為外部中斷輸入，中斷（INT1和INT6）可屏蔽或獨立配置為觸發任何邊緣。
5.2.4 雙向端口4
是按位可配置的I/O端口，為Timer 2、SSI和電壓監控輸入（VMI）提供外部引腳。除作為普通端口外，還可將數據和端口方向控制傳遞給其他內部模塊。
5.2.5 雙向端口6
按位可配置的I/O端口，為Timer 3提供外部引腳，可將數據和端口方向控制傳遞給Timer 3，T3I線的I/O引腳具有生成Timer 3中斷的額外模式。
5.3 通用定時器/計數器/通信模塊（UTCM）
由三個定時器（Timer 1、Timer 2、Timer 3）和一個同步串行接口（SSI）組成。
5.3.1 Timer 1
作為間隔定時器，可生成周期性中斷，為Timer 2、Timer 3、串行接口和看門狗功能提供預分頻器。由可編程的14級分頻器組成，輸出信號可作為預分頻器時鐘、SUBCL或Timer 1中斷源。在掉電模式SLEEP下，輸出T1OUT停止，但Timer 1仍可活動并生成中斷。
5.3.2 Timer 2
8/12位定時器，可用于中斷、方波、脈沖和占空比生成、波特率生成、曼徹斯特和雙相調制以及載波頻率生成和調制。由4位和8位向上計數器級組成，具有比較寄存器，輸入可由系統時鐘、外部輸入時鐘（T2I）、Timer 1輸出時鐘、Timer 3輸出時鐘或串行接口的移位時鐘提供。
5.3.3 Timer 3
8位定時器/計數器，具有兩個比較寄存器和一個捕獲寄存器，可作為事件計數器、定時器和信號發生器，輸出可編程為串行接口的調制器和解調器。具有觸發和單動作模式，適用于調制、解調、信號生成、信號測量和相位控制。
5.3.4 同步串行接口（SSI）
具有2-和3線NRZ模式，可用于與外部設備的串行通信，也可用于生成和捕獲片上串行數據流。可與Timer 2或Timer 3結合使用，實現多種數據調制和解調功能。
5.3.5 組合模式
UTCM中的定時器和串行接口可通過多種組合模式協同工作，如Timer 2和SSI的組合可實現突發調制、雙相調制、曼徹斯特調制等；Timer 3和SSI的組合可實現FSK調制、脈沖寬度調制、曼徹斯特解調等；Timer 2和Timer 3的組合可用于頻率測量或帶時間門的事件計數等。
六、數據EEPROM
內部數據EEPROM提供兩個512位的頁面，每個頁面組織為32 × 16位字。編程電壓和寫周期時序在芯片上生成。與ROM部分兼容時，僅使用默認頁面，通過MCL（串行接口）訪問EEPROM。
6.1 串行接口
EEPROM使用類似MCL的兩線串行接口與微控制器進行數據讀寫訪問，作為從設備，由控制器作為主設備發起數據傳輸并提供時鐘。
6.2 EEPROM操作
6.2.1 串行協議
數據傳輸遵循特定協議，數據狀態在SCL為低時在SDA線上改變，SCL為高時SDA線的變化被解釋為START或STOP條件。每個數據傳輸必須以START條件開始，以STOP條件結束，接收設備在接收每個字節后生成確認（A）。
6.2.2 操作模式
通過控制字節定義EEPROM的操作模式，控制字節包含行地址、模式控制位和讀/寫位，用于控制數據傳輸方向。支持單字節和雙字節寫操作以及單字節到多字節讀操作，還支持自動遞增和自動遞減讀操作。
七、電氣特性
7.1 絕對最大額定值
包括電源電壓（-0.3至+ 6.5 V）、輸入電壓（VSS -0.3 ≤ VIN ≤ VDD +0.3 V）、輸出短路持續時間（無限）、工作溫度范圍（-40至+125 °C）、存儲溫度范圍（-40至+130 °C）和焊接溫度（≤ 260 °C，持續時間≤ 10 s）。
7.2 熱阻
SSO20封裝的熱阻為140 K/W。
7.3 DC工作特性
包括電源電壓、工作電流、掉電電流、睡眠電流、引腳電容等參數，在不同電源電壓和溫度條件下有相應的取值范圍。
7.4 AC特性
包括系統時鐘周期、定時器輸入時鐘和時序、中斷請求輸入時序、外部系統時鐘、復位時序、振蕩器頻率和穩定性等參數。
7.5 晶體特性
介紹了4-MHz和32-kHz晶體振蕩器的頻率、啟動時間、穩定性以及相關的晶體參數。
八、仿真與訂購信息
8.1 仿真
MARC4控制器包含特殊的仿真模式，在該模式下，內部CPU核心不活動，I/O總線可通過端口0和端口1進行外部訪問，便于測試和評估客戶程序和硬件，分析時序、硬件或軟件問題。
8.2 訂購信息
提供了不同型號的訂購信息，包括程序內存、數據EEPROM、封裝和交付方式等。
九、總結
ATAM893-D微控制器憑借其豐富的特性、獨特的架構和多樣的外設模塊，為電子工程師在設計中提供了強大的支持。在高溫環境、低功耗應用、復雜的外設控制等方面都有出色的表現。電子工程師在使用ATAM893-D時，可根據具體需求合理配置其各項功能，充分發揮其優勢，實現高效、穩定的設計。你在實際設計中是否使用過類似的微控制器呢？遇到過哪些挑戰和問題？歡迎在評論區分享你的經驗和見解。
發布評論請先 登錄
工商網監
評論