AD7722 16位Σ - ? ADC：特性、應(yīng)用與設(shè)計要點

在電子工程師的設(shè)計工具箱中，一款高性能的模數(shù)轉(zhuǎn)換器（ADC）至關(guān)重要。今天，我們就來深入探討AD7722這款16位Σ - ? ADC，看看它有哪些獨特之處，以及在實際應(yīng)用中需要注意的設(shè)計要點。

文件下載：AD7722.pdf

一、AD7722的特性亮點

1. 高精度與高性能

AD7722是一款低功耗、16位的Σ - ? ADC，它采用5V單電源供電，能接受0V至+2.5V或±1.25V的差分輸入電壓范圍。在輸入帶寬高達(dá)90.625kHz時，能提供16位的性能，輸出字速率可達(dá)195.3kHz。這種高精度和高速度的結(jié)合，使其在許多對數(shù)據(jù)精度和采集速度有要求的應(yīng)用場景中表現(xiàn)出色。

2. 先進(jìn)的濾波技術(shù)

該ADC的模擬輸入由模擬調(diào)制器連續(xù)采樣，無需外部采樣保持電路。調(diào)制器輸出經(jīng)過兩個串聯(lián)的有限脈沖響應(yīng)（FIR）數(shù)字濾波器處理，片上濾波在大多數(shù)情況下將外部抗混疊要求降低到一階。濾波器的群延遲為215.5μs，階躍輸入的建立時間為431μs。這種濾波技術(shù)有效地減少了外部抗混疊濾波的復(fù)雜度，同時保證了信號處理的準(zhǔn)確性。

3. 靈活的接口方式

AD7722提供了靈活的串行或并行接口，可通過3線高速接口與數(shù)字信號處理器連接。串行接口工作在內(nèi)部時鐘（主）模式，內(nèi)部串行數(shù)據(jù)時鐘和幀脈沖作為設(shè)備輸出。此外，兩個AD7722還可以配置為共享串行數(shù)據(jù)線，交替?zhèn)鬏斵D(zhuǎn)換數(shù)據(jù)，這種靈活性使得它能夠適應(yīng)不同的系統(tǒng)架構(gòu)。

4. 精確的片上參考

片上提供了精確的2.5V參考電壓，同時還具備參考輸入/輸出功能，允許使用內(nèi)部參考或外部系統(tǒng)參考作為參考源，為系統(tǒng)設(shè)計提供了更多的選擇。

二、關(guān)鍵技術(shù)指標(biāo)解讀

1. 動態(tài)指標(biāo)

在不同的輸入模式（雙極性和單極性）下，AD7722具有良好的動態(tài)性能。例如，在雙極性模式下，輸入帶寬為0kHz - 90.625kHz時，總諧波失真（THD）、無雜散動態(tài)范圍（SFDR）和信噪比（S/(N+D)）等指標(biāo)表現(xiàn)優(yōu)異。這些指標(biāo)反映了ADC在處理不同頻率和幅度信號時的能力，對于需要高精度信號處理的應(yīng)用非常重要。

2. 靜態(tài)性能

分辨率為16位，保證了數(shù)據(jù)的精確表示。差分非線性度（DNL）保證單調(diào)，積分非線性度（INL）在校準(zhǔn)后誤差較小，偏移誤差和增益誤差也在合理范圍內(nèi)。這些靜態(tài)性能指標(biāo)確保了ADC在長期使用過程中的穩(wěn)定性和準(zhǔn)確性。

3. 時鐘與參考

時鐘輸入（CLKIN）的頻率范圍為0.3MHz - 15MHz，典型值為12.5MHz，其占空比為45% - 55%。參考輸出電壓穩(wěn)定在2.32V - 2.62V之間，輸出電壓漂移較小。這些參數(shù)對于ADC的正常工作和性能保證至關(guān)重要。

三、電路設(shè)計與應(yīng)用要點

1. 模擬輸入設(shè)計

AD7722采用差分輸入，能有效抑制共模噪聲。在單極性模式下，滿量程模擬輸入范圍為0V至VREF2；在雙極性模式下，為±VREF2/2。為了獲得良好的低噪聲性能，驅(qū)動模擬輸入的放大器至關(guān)重要。可以在放大器和AD7722輸入之間連接低通RC濾波器，以減少失真和噪聲。同時，輸入采樣電容的充電情況會影響增益精度，因此需要合理設(shè)計輸入電路。

2. 參考電路設(shè)計

參考電路包括片上2.5V帶隙參考和參考緩沖電路。使用內(nèi)部參考時，需在REF1和AGND之間連接100nF電容；若使用外部參考，可將REF1接地，將外部參考連接到REF2。無論哪種方式，都要確保REF2與AGND之間直接連接100nF電容，以提供動態(tài)負(fù)載所需的電荷。

3. 時鐘設(shè)計

AD7722可以使用晶體或外部時鐘信號生成主時鐘。使用晶體時，需根據(jù)晶體制造商的建議選擇合適的負(fù)載電容；使用外部時鐘時，時鐘信號應(yīng)無振鈴，上升時間最小為5ns。為了減少時鐘抖動對性能的影響，應(yīng)使用低相位噪聲的時鐘源，并將其與噪聲較大的數(shù)字電路隔離。

4. 系統(tǒng)同步與控制

SYNC輸入可用于并行或串行模式下的同步操作，允許系統(tǒng)同時采集多個AD7722的模擬輸入。DVAL引腳在串行模式下用于指示輸出數(shù)據(jù)的有效性，當(dāng)出現(xiàn)數(shù)字濾波器溢出、調(diào)制器不穩(wěn)定等情況時，DVAL會置低。RESET輸入可重置數(shù)字濾波器和調(diào)制器，并清除校準(zhǔn)寄存器。

5. 數(shù)據(jù)接口設(shè)計

AD7722提供串行和并行兩種數(shù)據(jù)接口選項。在并行模式下，應(yīng)在轉(zhuǎn)換器附近放置緩沖/鎖存器，以隔離數(shù)據(jù)總線的噪聲；在串行模式下，可將多個AD7722的串行數(shù)據(jù)輸出共享一條數(shù)據(jù)線，實現(xiàn)2通道復(fù)用操作。此外，該ADC還可以直接與多種行業(yè)標(biāo)準(zhǔn)的DSP接口，在接口設(shè)計時需要注意時鐘頻率的匹配。

6. 接地與布局設(shè)計

為了減少模擬和數(shù)字部分之間的耦合，AD7722的模擬和數(shù)字電源應(yīng)獨立供電，并分別連接到模擬和數(shù)字接地平面。所有接地引腳應(yīng)直接焊接到接地平面，電源引腳應(yīng)通過表面貼裝電容進(jìn)行去耦。在PCB設(shè)計中，應(yīng)避免數(shù)字和模擬信號交叉，將敏感的模擬組件與噪聲較大的數(shù)字系統(tǒng)物理分離。

四、總結(jié)與思考

AD7722作為一款高性能的16位Σ - ? ADC，具有高精度、靈活的接口和豐富的功能。在實際設(shè)計中，我們需要根據(jù)具體的應(yīng)用需求，合理設(shè)計模擬輸入、參考電路、時鐘、同步控制和數(shù)據(jù)接口等部分。同時，良好的接地和布局設(shè)計對于保證ADC的性能至關(guān)重要。在使用過程中，你是否遇到過一些特殊的問題或挑戰(zhàn)？你又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。