AD7266：高性能雙路12位3通道SAR ADC的設(shè)計與應(yīng)用

在電子設(shè)計領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是模擬世界與數(shù)字世界之間的橋梁，其性能直接影響到整個系統(tǒng)的精度和穩(wěn)定性。今天，我們就來深入探討一款高性能的雙路12位3通道SAR ADC——AD7266。

文件下載：AD7266.pdf

一、AD7266概述

AD7266是一款雙路、12位、高速、低功耗的逐次逼近型ADC，它能夠在2.7V至5.25V的單電源下工作，最高吞吐量可達2MSPS。該器件集成了兩個ADC，每個ADC前都有一個3通道多路復(fù)用器和一個低噪聲、寬帶寬的跟蹤保持放大器，能夠處理超過30MHz的輸入頻率。

1.1 關(guān)鍵特性

• 高性能指標(biāo)：在50kHz輸入頻率下，SNR可達70dB，具備高精度的片上2.5V參考電壓，最大誤差±0.2% @ 25°C，溫度系數(shù)最大20ppm/°C。
• 靈活的輸入配置：支持12通道單端輸入、6通道全差分輸入和6通道偽差分輸入，可通過引腳配置實現(xiàn)不同的輸入模式。
• 低功耗設(shè)計：在不同的工作模式和電源電壓下，功耗表現(xiàn)出色。例如，在3V電源、1.5MSPS吞吐量時，功耗僅為9mW；在5V電源、2MSPS吞吐量時，功耗為27mW。
• 高速串行接口：與SPI?、QSPI?、MICROWIRE?和DSP兼容，方便與微處理器或DSP進行接口。
• 寬溫度范圍：能夠在 -40°C至 +125°C的溫度范圍內(nèi)穩(wěn)定工作。
• 多種封裝形式：提供32引腳LFCSP和32引腳TQFP封裝，滿足不同的應(yīng)用需求。

二、工作原理

2.1 電路結(jié)構(gòu)

AD7266內(nèi)部包含兩個片上差分跟蹤保持放大器、兩個逐次逼近型ADC和一個帶有兩個獨立數(shù)據(jù)輸出引腳的串行接口。串行時鐘輸入不僅用于從器件中獲取數(shù)據(jù)，還為每個逐次逼近型ADC提供時鐘源。

2.2 轉(zhuǎn)換過程

轉(zhuǎn)換過程和數(shù)據(jù)采集使用標(biāo)準(zhǔn)控制輸入，方便與微處理器或DSP接口。輸入信號在CS的下降沿采樣，同時轉(zhuǎn)換也在此刻啟動。轉(zhuǎn)換時間由SCLK頻率決定，且該器件沒有流水線延遲。

2.3 模擬輸入結(jié)構(gòu)

在差分/偽差分模式下，模擬輸入結(jié)構(gòu)通過四個二極管提供ESD保護，同時需要注意輸入信號不能超過電源軌300mV。對于交流應(yīng)用，建議在相關(guān)模擬輸入引腳使用RC低通濾波器去除高頻分量。

三、模擬輸入配置

3.1 單端模式

AD7266可提供12個單端模擬輸入通道。當(dāng)信號源阻抗較高時，建議在將模擬輸入應(yīng)用于ADC之前進行緩沖。模擬輸入范圍可編程為0至VREF或0至2 × VREF。

3.2 差分模式

該模式下，AD7266有6個差分模擬輸入對。差分信號具有抗噪聲能力強、失真性能好等優(yōu)點。在驅(qū)動差分輸入時，需要同時提供兩個幅度為VREF（或2 × VREF）、相位相差180°的信號，并設(shè)置合適的共模電壓。

3.3 偽差分模式

AD7266有6個偽差分對。在這種模式下，VIN?連接到信號源，VIN+連接直流輸入，可分離模擬輸入信號地與ADC地，消除直流共模電壓。

3.4 輸入選擇與輸出編碼

通過SGL/DIFF邏輯引腳可選擇單端或差分配置，通過RANGE引腳可選擇模擬輸入范圍為0 V至VREF或0 V至2 × VREF。輸出編碼根據(jù)模擬輸入配置設(shè)置為二進制補碼或直二進制。

四、工作模式

4.1 正常模式

適用于需要最快吞吐量的應(yīng)用，AD7266始終保持全功率運行，無需擔(dān)心上電時間。轉(zhuǎn)換在CS的下降沿啟動，完成轉(zhuǎn)換和獲取轉(zhuǎn)換結(jié)果需要14個串行時鐘周期。

4.2 部分掉電模式

適用于需要較慢吞吐量的應(yīng)用。在轉(zhuǎn)換過程中，在SCLK的第二個下降沿之后且在第10個下降沿之前將CS拉高，器件進入部分掉電模式，此時除片上參考和參考緩沖器外的所有模擬電路均掉電。退出該模式需要進行一次虛擬轉(zhuǎn)換。

4.3 完全掉電模式

適用于吞吐量比部分掉電模式更慢的應(yīng)用。進入該模式需要兩次類似部分掉電模式的操作，所有模擬電路均掉電。退出時同樣需要進行一次虛擬轉(zhuǎn)換。

五、功耗與吞吐量

AD7266的功耗隨吞吐量變化。在非常慢的吞吐量下，可使用各種掉電選項實現(xiàn)顯著的功耗節(jié)省。即使不使用掉電選項，采樣率的變化也會導(dǎo)致功耗有明顯變化。

六、串行接口與微處理器接口

6.1 串行接口

串行時鐘提供轉(zhuǎn)換時鐘并控制轉(zhuǎn)換期間信息的傳輸。CS信號啟動數(shù)據(jù)傳輸和轉(zhuǎn)換過程，轉(zhuǎn)換至少需要14個SCLK周期完成。

6.2 微處理器接口

AD7266的串行接口可直接連接多種微處理器，如ADSP - 218x、ADSP - BF53x、TMS320C541和DSP563xx等。不同的處理器需要進行相應(yīng)的寄存器設(shè)置以實現(xiàn)與AD7266的接口。

七、應(yīng)用提示

7.1 接地與布局

模擬和數(shù)字電源獨立引腳，PCB設(shè)計應(yīng)將模擬和數(shù)字部分分開，使用獨立的接地平面，并在一處連接。避免數(shù)字線路在器件下方布線，時鐘信號應(yīng)進行屏蔽，避免與模擬輸入靠近。

7.2 PCB設(shè)計指南

對于LFCSP封裝，PCB焊盤尺寸應(yīng)比封裝焊盤稍大，底部的散熱焊盤應(yīng)與AGND連接，并使用熱過孔提高散熱性能。

7.3 性能評估

可使用評估板進行AD7266的性能評估，評估板附帶的軟件可進行交流（快速傅里葉變換）和直流（代碼直方圖）測試。

八、總結(jié)

AD7266以其高性能、低功耗、靈活的輸入配置和多種工作模式，成為電子工程師在設(shè)計中實現(xiàn)高精度數(shù)據(jù)采集的理想選擇。在實際應(yīng)用中，合理選擇輸入配置、工作模式和微處理器接口，結(jié)合良好的接地和布局設(shè)計，能夠充分發(fā)揮AD7266的優(yōu)勢，為系統(tǒng)帶來更穩(wěn)定、更精確的性能。大家在使用AD7266的過程中，有沒有遇到過什么有趣的問題或者獨特的應(yīng)用場景呢？歡迎在評論區(qū)分享。