深入解析MAX11618 - MAX11621/MAX11624/MAX11625：10位、300ksps ADCs的卓越性能與應用

在電子設計領域，模擬 - 數字轉換器（ADC）是連接模擬世界和數字世界的關鍵橋梁。今天，我們將深入探討MAXIM公司的MAX11618 - MAX11621/MAX11624/MAX11625系列10位、300ksps ADCs，了解其特性、應用以及設計要點。

文件下載：MAX11618.pdf

一、產品概述

MAX11618 - MAX11621/MAX11624/MAX11625是一系列具有內部參考的串行10位ADC，具備片上FIFO、掃描模式、內部時鐘模式、內部平均和AutoShutdown?等特性。其最大采樣率在使用外部時鐘時可達300ksps。不同型號的輸入通道數量有所不同，MAX11624/MAX11625有16個輸入通道，MAX11620/MAX11621有8個輸入通道，MAX11618/MAX11619有4個輸入通道。這些器件可在+3V或+5V電源下工作，并包含一個10MHz的SPI? - /QSPI? - /MICROWIRE?兼容串行端口。

二、產品特性

2.1 模擬多路復用器

該系列ADC具有不同數量的輸入通道，可根據實際需求選擇合適的型號。例如，需要處理較多模擬信號時，可選擇16通道的MAX11624/MAX11625；而對于通道需求較少的應用，4通道的MAX11618/MAX11619則更為合適。

2.2 單電源供電

不同型號的電源電壓范圍有所差異，MAX11619/MAX11621/MAX11625的電源電壓范圍為2.7V至3.6V，MAX11618/MAX11620/MAX11624為4.75V至5.25V。這種靈活的電源選擇使得該系列ADC能夠適應不同的電源環境。

2.3 內部參考

內部參考電壓也因型號而異，MAX11619/MAX11621/MAX11625的內部參考電壓為2.5V，MAX11618/MAX11620/MAX11624為4.096V。同時，也支持1V至VDD的外部參考電壓。

2.4 FIFO功能

內部的16 - 條目FIFO緩沖區可容納多達16個ADC結果，允許ADC處理多個內部時鐘轉換，而無需占用串行總線。當FIFO滿時，新的ADC結果會覆蓋最舊的結果。

2.5 掃描模式、內部平均和內部時鐘

支持掃描模式，可根據需求選擇不同的掃描方式。內部平均功能可對多個樣本進行平均，提高測量的準確性。內部時鐘在時鐘模式00、01和10下有效，時鐘速度可達10MHz。

2.6 高精度

具有±1 LSB的積分非線性（INL）和±1 LSB的微分非線性（DNL），且在整個溫度范圍內無丟失碼，保證了測量的準確性。

2.7 小封裝

提供16引腳QSOP（MAX11618 - MAX11621）和24引腳QSOP（MAX11624/MAX11625）兩種封裝形式，節省電路板空間。

三、應用領域

該系列ADC廣泛應用于多個領域，包括系統監控、數據采集系統、工業控制系統、患者監測、數據記錄和儀器儀表等。在這些應用中，其高精度、高采樣率和豐富的功能能夠滿足不同的測量需求。

四、電氣特性

4.1 直流精度

分辨率為10位，INL和DNL均為±1.0 LSB，偏移誤差和增益誤差在±0.5至±2.0 LSB之間，偏移誤差溫度系數為±2 ppm/°C FSR，增益溫度系數為±0.8 ppm/°C。

4.2 動態特性

在30kHz正弦波輸入、300ksps采樣率和4.8MHz SCLK時鐘頻率下，信號 - 噪聲加失真比（SINAD）為62dB，總諧波失真（THD）為 - 79dBc，無雜散動態范圍（SFDR）為 - 81dBc，互調失真（IMD）為 - 74dBc，全功率帶寬為1MHz，全線性帶寬為100kHz。

4.3 轉換速率

不同時鐘模式下的轉換時間有所不同，例如在內部時鐘模式下，轉換時間為3.5μs；在外部時鐘模式下，SCLK頻率可達4.8MHz。

4.4 電源要求

不同型號的電源電壓范圍不同，內部參考和外部參考下的電源電流也有所差異。例如，MAX11619/MAX11621/MAX11625在內部參考、300ksps采樣率下的電源電流為1750 - 2000μA。

五、引腳配置與功能

5.1 引腳配置

不同型號的引腳配置有所不同，但主要包括模擬輸入引腳（AIN）、控制引腳（CS、SCLK、DIN、EOC、DOUT等）、電源引腳（VDD、GND）和參考引腳（REF）。

5.2 引腳功能

• 模擬輸入引腳：用于連接模擬信號源，不同型號的輸入通道數量不同。
• 控制引腳：CS為片選輸入，低電平使能串行接口；SCLK為串行時鐘輸入，用于時鐘數據的輸入和輸出；DIN為串行數據輸入，數據在SCLK上升沿鎖存；DOUT為串行數據輸出，數據在SCLK下降沿更新；EOC為轉換結束輸出，低電平表示轉換完成。
• 電源引腳：VDD為電源輸入，需通過0.1μF電容旁路到GND；GND為接地引腳。
• 參考引腳：REF為參考輸入，需通過0.1μF電容旁路到GND。

六、工作原理

6.1 轉換操作

采用逐次逼近寄存器（SAR）轉換技術和片上跟蹤保持（T/H）模塊，將電壓信號轉換為10位數字結果。單端配置支持單極性信號范圍。

6.2 輸入帶寬

ADC的輸入跟蹤電路具有1MHz的小信號帶寬，可通過欠采樣技術對高速瞬態事件進行數字化，并測量帶寬超過ADC采樣率的周期性信號。但為避免高頻信號混疊，需要對輸入信號進行抗混疊預濾波。

6.3 模擬輸入保護

內部ESD保護二極管將所有引腳鉗位到VDD和GND，允許輸入在（GND - 0.3V）至（VDD + 0.3V）范圍內擺動而不損壞。但為保證滿量程附近的準確轉換，輸入電壓不得超過VDD 50mV或低于GND 50mV。

6.4 3 - 線串行接口

與SPI/QSPI和MICROWIRE設備兼容，CPU串行接口需運行在主模式下，SCLK頻率不超過10MHz，時鐘極性（CPOL）和相位（CPHA）需與μP控制寄存器設置一致。數據以二進制格式輸出。

6.5 單端輸入

單端模擬輸入轉換模式可通過寫入設置寄存器進行配置，內部參考為GND。不同型號的可用輸入通道不同。

6.6 真差分模擬輸入T/H

在跟蹤模式下，正輸入電容連接到AIN0 - AIN15，負輸入電容連接到GND。外部T/H定時可使用時鐘模式01。T/H進入保持模式后，對采樣的正、負輸入電壓之差進行轉換。

6.7 內部FIFO

內部FIFO緩沖區可容納多達16個ADC結果，方便處理多個內部時鐘轉換，提高數據處理效率。

6.8 內部時鐘

內部振蕩器在時鐘模式00、01和10下有效，時鐘速度可達10MHz。

七、應用信息

7.1 寄存器描述

通過SPI - /QSPI兼容的串行接口與內部寄存器進行通信，包括轉換寄存器、設置寄存器、平均寄存器和復位寄存器。不同寄存器的功能不同，可通過寫入相應的寄存器來配置ADC的工作模式。

7.2 轉換時間計算

轉換時間取決于多個因素，如每個樣本的轉換時間、每個結果的樣本數、每次掃描的結果數以及是否使用外部參考。不同時鐘模式下的轉換時間計算方法不同。

7.3 輸出數據格式

10位轉換結果以MSB優先的格式輸出，前面有四個前導零，后面有兩個尾隨零。DIN數據在SCLK上升沿鎖存，DOUT數據在SCLK下降沿更新。

7.4 不同時鐘模式下的轉換

• 時鐘模式00：通過CNVST啟動喚醒、采集、轉換和關機序列，結果存儲在內部FIFO中。
• 時鐘模式01：通過CNVST逐個請求轉換，使用內部振蕩器自動執行。
• 時鐘模式10：通過向轉換寄存器寫入輸入數據字節啟動轉換，使用內部振蕩器自動執行。
• 時鐘模式11：通過向轉換寄存器寫入數據并使用SCLK作為轉換時鐘進行轉換，掃描和平均功能禁用。

7.5 部分讀寫操作

在FIFO讀寫過程中，如果部分讀取或寫入，可能會導致數據丟失。因此，在操作時需要注意避免CS在不合適的時間拉高或拉低，以免影響數據的完整性。

7.6 傳輸函數

單端輸入的單極性傳輸函數中，代碼轉換發生在連續整數LSB值的中間。輸出編碼為二進制，1 LSB = VREF/1024。

八、設計要點

8.1 布局、接地和旁路

為獲得最佳性能，建議使用PCB，避免使用繞線板。電路板布局應確保數字和模擬信號線相互分離，避免模擬和數字信號（特別是時鐘信號）并行布線或數字線在封裝下方布線。VDD電源應通過0.1μF電容旁路到GND，盡量縮短電容引腳長度，以提高電源噪聲抑制能力。如果電源噪聲較大，可串聯一個10Ω電阻進行電源濾波。

8.2 抗混疊濾波

由于ADC的輸入帶寬有限，為避免高頻信號混疊，需要對輸入信號進行抗混疊預濾波。

8.3 時鐘配置

根據實際需求選擇合適的時鐘模式，確保SCLK頻率和時鐘極性、相位設置正確。

8.4 參考電壓選擇

根據應用需求選擇內部參考或外部參考電壓，并確保參考電壓的穩定性。

九、總結

MAX11618 - MAX11621/MAX11624/MAX11625系列ADC以其高精度、高采樣率、豐富的功能和靈活的配置，適用于多種應用場景。在設計過程中，需要根據具體需求選擇合適的型號和配置，同時注意布局、接地、旁路等設計要點，以確保ADC的性能和穩定性。你在使用該系列ADC時遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。