RZ/Five Group 32 & 64 - bit MPUs：功能全面的硬件解決方案

在電子產(chǎn)品設(shè)計(jì)領(lǐng)域，尋找一款性能卓越、功能豐富且穩(wěn)定可靠的微處理器（MPU）至關(guān)重要。RZ/Five Group中的RZ 32 & 64 - bit MPUs，特別是RZ/G系列產(chǎn)品，憑借其出色的特性和廣泛的應(yīng)用潛力，成為眾多電子工程師的理想之選。本文將詳細(xì)介紹這款MPU的功能特性、電氣參數(shù)以及使用時(shí)的注意事項(xiàng)，為電子工程師在硬件設(shè)計(jì)中提供參考。

文件下載：rzfive.pdf

一、概述

1.1 規(guī)格要點(diǎn)

1.1.1 CPU核心

RZ/Five采用了AndesCore? AX45MP單核心，最高運(yùn)行頻率可達(dá)1.0 GHz，具備強(qiáng)大的計(jì)算能力。其L2緩存為256 KBytes（帶ECC），L1 I - cache和D - cache分別為32 KBytes（奇偶校驗(yàn)和ECC），ILM和DLM共128 KBytes（ECC），并支持浮點(diǎn)擴(kuò)展和DSP/SIMD ISA，采用AndeStar? V5指令集架構(gòu)。此外，它提供6種啟動(dòng)模式，涵蓋從eSD、eMMC、串行閃存等不同存儲(chǔ)設(shè)備啟動(dòng)，還支持JTAG接口和最多8個(gè)觸發(fā)點(diǎn)的嵌入式調(diào)試模塊。這種豐富的啟動(dòng)選擇和強(qiáng)大的調(diào)試功能，為工程師們?cè)诓煌瑧?yīng)用場(chǎng)景下的開(kāi)發(fā)提供了便利。

1.1.2 CPU外設(shè)

• 時(shí)鐘脈沖發(fā)生器（CPG）：從24 MHz的外部時(shí)鐘（EXCLK）生成各種時(shí)鐘信號(hào)，其中AX45MP單核心時(shí)鐘最高可達(dá)1.0 GHz，DDR時(shí)鐘最高支持DDR3L - 1333的666 MHz和DDR4 - 1600的800 MHz，還支持SSC（擴(kuò)頻時(shí)鐘）技術(shù)，有助于降低電磁干擾。
• 直接內(nèi)存訪問(wèn)控制器（DMAC）：有2個(gè)模塊，每個(gè)模塊16通道，支持多種傳輸請(qǐng)求方式，可指定特定的DMA傳輸間隔，支持LINK模式和自動(dòng)重新加載傳輸信息，大大提高了數(shù)據(jù)傳輸效率。
• 平臺(tái)級(jí)中斷控制器（PLIC）：擁有255個(gè)優(yōu)先級(jí)級(jí)別，支持軟件可編程中斷生成，可對(duì)外部中斷引腳和片上外設(shè)中斷進(jìn)行優(yōu)先級(jí)設(shè)置，確保系統(tǒng)能及時(shí)處理各種中斷事件。
• 通用I/O（GPIO）：提供通用的輸入輸出端口，方便與外部設(shè)備進(jìn)行交互。
• 熱傳感器單元（TSU）：具備1個(gè)通道，可實(shí)時(shí)監(jiān)測(cè)芯片的溫度，為系統(tǒng)的穩(wěn)定性提供保障。

1.1.3 內(nèi)部?jī)?nèi)存

內(nèi)部擁有128 KBytes（帶ECC）的系統(tǒng)RAM，確保數(shù)據(jù)存儲(chǔ)的安全性和可靠性。

1.1.4 外部?jī)?nèi)存接口

• DDR內(nèi)存接口：支持DDR3L - 1333 / DDR4 - 1600，總線寬度16位，支持在線ECC和自動(dòng)刷新，最大內(nèi)存容量可達(dá)4 Gbytes，為系統(tǒng)提供了大容量的外部存儲(chǔ)支持。
• SPI多I/O總線控制器：1個(gè)通道，4位雙數(shù)據(jù)速率，可連接多個(gè)I/O總線大小的串行閃存，具備外部地址空間讀取模式和內(nèi)置讀取緩存，最高時(shí)鐘頻率在Quad - SPI DDR模式下為50 MHz，Quad - SPI SDR模式下為66 MHz。
• SD卡主機(jī)接口/多媒體卡接口（SD/MMC）：2個(gè)通道，支持多種SD和MMC卡的訪問(wèn)模式和傳輸速率，如SD 3.0、eMMC 4.51等，同時(shí)具備錯(cuò)誤檢查和卡檢測(cè)功能。

1.1.5 聲音接口

具備4個(gè)通道的雙向串行傳輸能力，支持I2S / 單聲道 / TDM音頻格式，支持主從功能，可生成可編程的字時(shí)鐘和位時(shí)鐘，支持多種數(shù)據(jù)格式和32級(jí)FIFO傳輸，還支持LR - 時(shí)鐘繼續(xù)功能，為音頻應(yīng)用提供了豐富的選擇。

1.1.6 存儲(chǔ)和網(wǎng)絡(luò)

• USB2.0主機(jī)/功能接口：2個(gè)通道，其中一個(gè)支持主機(jī) - 功能模式，另一個(gè)僅支持主機(jī)模式，符合USB2.0標(biāo)準(zhǔn)，支持OTG功能和電池充電功能，內(nèi)部配備專(zhuān)用DMA。
• 千兆以太網(wǎng)接口（GbE）：根據(jù)封裝不同，361 - pin BGA支持2個(gè)通道，266 - pin BGA支持1個(gè)通道，支持1000 Mbps、100 Mbps和10 Mbps的傳輸速率，具備幀過(guò)濾功能，支持多種接口標(biāo)準(zhǔn)。
• 控制器區(qū)域網(wǎng)絡(luò)接口（CAN）：2個(gè)通道，符合ISO 11898 - 1（2003）和CAN - FD ISO 11898 - 1（CD2014）標(biāo)準(zhǔn)，每個(gè)通道有16個(gè)發(fā)送消息緩沖區(qū)，最多64×2通道接收消息緩沖區(qū)。

1.1.7 定時(shí)器

• 多功能定時(shí)器脈沖單元3（MTU3a）：擁有9個(gè)通道（16位×8通道，32位×1通道），模塊時(shí)鐘頻率為100 MHz，具備多種計(jì)數(shù)時(shí)鐘選擇、輸入捕獲、輸出比較等功能，支持多種脈沖輸出模式和同步操作，可實(shí)現(xiàn)復(fù)雜的定時(shí)控制任務(wù)。
• 端口輸出使能3（POE3）：用于控制MTU3a波形輸出引腳的高阻抗?fàn)顟B(tài)，可通過(guò)多種方式激活。
• 看門(mén)狗定時(shí)器（WDT）：1個(gè)通道，計(jì)數(shù)器溢出或CPU奇偶校驗(yàn)錯(cuò)誤可重置LSI，提高系統(tǒng)的可靠性。
• 通用定時(shí)器（GTM）：3個(gè)32位通道，支持間隔定時(shí)器模式和自由運(yùn)行比較模式。

1.1.8 外設(shè)模塊

• I2C總線接口：4個(gè)通道，支持主從模式，支持7位和10位從地址格式，具備超時(shí)檢測(cè)和多主操作功能。
• 帶FIFO的串行通信接口（SCIFA）：5個(gè)通道，支持全雙工通信，可選擇時(shí)鐘同步或異步模式，具備獨(dú)立的波特率發(fā)生器和調(diào)制解調(diào)器控制功能。
• 串行通信接口（SCI）：2個(gè)通道，支持多種通信模式，可進(jìn)行IrDA通信波形的編碼和解碼。
• 瑞薩串行外設(shè)接口（RSPI）：3個(gè)通道，支持SPI操作，主從模式可選，可編程位長(zhǎng)度、時(shí)鐘極性和相位。

1.1.9 安全

• 可信安全I(xiàn)P（TSIP）：可選功能，支持常見(jiàn)的安全算法，如AES、RSA、ECC等，具備真隨機(jī)數(shù)生成器（TRNG）和哈希值生成功能，支持唯一ID。
• 一次性可編程內(nèi)存（OTP）：非易失性?xún)?nèi)存，只能寫(xiě)入一次，可用于安全設(shè)置和認(rèn)證。

1.1.10 模擬

A/D轉(zhuǎn)換器有2個(gè)通道，轉(zhuǎn)換時(shí)間為1 μs，分辨率為12位，支持多種觸發(fā)模式，輸入范圍為0 V ~ 1.8 V。

1.1.11 其他

支持基于IEEE 1149.1的邊界掃描，部分模塊引腳可能不支持。

1.1.12 電源電壓

產(chǎn)品支持多種電源電壓范圍，如VDD、PLLn_DVDD11為1.05 to 1.15 V，DDR_VDDQ根據(jù)DDR類(lèi)型不同有不同范圍等，工程師在設(shè)計(jì)時(shí)需根據(jù)具體應(yīng)用選擇合適的電源。

1.1.13 溫度范圍

工作溫度范圍為T(mén)a: ?40°C to +85°C，結(jié)溫范圍為T(mén)j: ?40°C to +125°C，若需要更寬的溫度范圍，需進(jìn)行使用案例調(diào)查。

1.1.14 質(zhì)量等級(jí)

適用于工業(yè)等多種應(yīng)用場(chǎng)景。

1.1.15 封裝

提供361 - pin LFBGA（13 - mm方形，0.5 - mm間距）和266 - pin LFBGA（11 - mm方形，0.5 - mm間距）兩種封裝形式，滿(mǎn)足不同的設(shè)計(jì)需求。

1.2 內(nèi)部總線結(jié)構(gòu)

LSI內(nèi)部總線由ACPU總線、MCPU總線和系統(tǒng)總線組成。ACPU總線連接AX45MP、DDR內(nèi)存控制器、圖像處理單元以及存儲(chǔ)和網(wǎng)絡(luò)模塊；MCPU總線連接串行接口單元；系統(tǒng)總線連接各單元的控制寄存器，這種結(jié)構(gòu)設(shè)計(jì)有助于提高數(shù)據(jù)傳輸效率和系統(tǒng)的整體性能。

1.3 產(chǎn)品陣容

產(chǎn)品提供不同的封裝和型號(hào)選擇，部分型號(hào)支持安全功能，如安全調(diào)試、硬件密鑰保護(hù)、真隨機(jī)數(shù)生成器、可信安全I(xiàn)P和安全啟動(dòng)等，工程師可根據(jù)項(xiàng)目需求進(jìn)行選擇。

二、引腳信息

引腳分配和外部引腳及復(fù)用功能引腳的詳細(xì)信息可參考附帶的Excel文件，在硬件設(shè)計(jì)時(shí)，準(zhǔn)確了解引腳功能對(duì)于正確連接外部設(shè)備和實(shí)現(xiàn)系統(tǒng)功能至關(guān)重要。

三、電氣特性

3.1 絕對(duì)最大額定值

明確了各種電源電壓、輸入電壓、工作溫度、存儲(chǔ)溫度等的絕對(duì)最大額定值，如電源電壓范圍、輸入電壓與電源電壓的關(guān)系等，使用時(shí)必須確保各項(xiàng)參數(shù)在額定值范圍內(nèi)，以避免損壞芯片。

3.2 電源

規(guī)定了不同電源的電壓范圍，如PVDD為2.97 - 3.63 V，VDD18等為1.62 - 1.98 V等，不同功能模塊對(duì)電源的要求不同，設(shè)計(jì)電源電路時(shí)需嚴(yán)格遵循這些參數(shù)。

3.3 電源開(kāi)啟/關(guān)閉順序

詳細(xì)說(shuō)明了電源開(kāi)啟和關(guān)閉的順序，如先開(kāi)啟1.1 V電源，再開(kāi)啟DDR IO電源等，同時(shí)規(guī)定了各電源之間的時(shí)間間隔和時(shí)鐘穩(wěn)定性要求，電源順序錯(cuò)誤可能導(dǎo)致芯片無(wú)法正常工作或損壞。

3.4 DC特性

提供了不同電壓等級(jí)（3.3 - V I/O、1.8 - V I/O等）和不同接口（如RGMII/MII、USB 2.0、ADC等）的直流特性參數(shù)，包括輸入輸出電壓、滯回閾值、輸出邏輯電壓、輸入泄漏電流等，這些參數(shù)對(duì)于確定電路的靜態(tài)工作點(diǎn)和信號(hào)傳輸?shù)目煽啃苑浅Ｖ匾?/p>

3.5 AC特性

3.5.1 時(shí)鐘時(shí)序

規(guī)定了各種時(shí)鐘輸入的頻率、周期、高低電平脈沖寬度、上升下降時(shí)間等時(shí)序參數(shù)，如EXCLK時(shí)鐘輸入頻率為24 ± 50 ppm（使用RGMII接口時(shí)），在設(shè)計(jì)時(shí)鐘電路時(shí)，必須確保時(shí)鐘信號(hào)符合這些時(shí)序要求。

3.5.2 - 3.5.18 不同接口的訪問(wèn)時(shí)序

詳細(xì)介紹了SDHI、eMMC、USB 2.0、以太網(wǎng)、JTAG、SPI等各種接口的訪問(wèn)時(shí)序參數(shù)，包括時(shí)鐘周期、數(shù)據(jù)建立和保持時(shí)間、輸出延遲等，了解這些時(shí)序參數(shù)對(duì)于設(shè)計(jì)接口電路和確保數(shù)據(jù)準(zhǔn)確傳輸至關(guān)重要。例如，在設(shè)計(jì)SD卡接口時(shí)，需要根據(jù)SDHI訪問(wèn)時(shí)序來(lái)設(shè)置時(shí)鐘信號(hào)和數(shù)據(jù)傳輸?shù)臅r(shí)間間隔。

四、封裝尺寸

提供了兩種封裝（361 - pin LFBGA和266 - pin LFBGA）的詳細(xì)尺寸信息，包括各參考符號(hào)對(duì)應(yīng)的尺寸范圍，在進(jìn)行PCB布局設(shè)計(jì)時(shí)，需要根據(jù)封裝尺寸來(lái)合理安排芯片的位置和周?chē)娐返牟季帧?/p>

五、使用注意事項(xiàng)

靜電放電防護(hù)

CMOS設(shè)備容易受到靜電破壞，因此要盡量減少靜電產(chǎn)生，及時(shí)消散靜電。例如，使用加濕器保持環(huán)境濕度，將半導(dǎo)體器件存儲(chǔ)和運(yùn)輸在防靜電容器中，操作人員佩戴接地腕帶等。

上電處理

上電時(shí)產(chǎn)品狀態(tài)未定義，在復(fù)位信號(hào)處理完成或電源達(dá)到指定復(fù)位水平之前，引腳狀態(tài)無(wú)法保證，因此在設(shè)計(jì)電路時(shí)需要考慮合適的復(fù)位電路和時(shí)序。

掉電狀態(tài)信號(hào)輸入

掉電時(shí)不要輸入信號(hào)或I/O上拉電源，否則可能導(dǎo)致芯片 malfunction和內(nèi)部元件損壞，設(shè)計(jì)時(shí)要遵循產(chǎn)品文檔中的相關(guān)指導(dǎo)。

未使用引腳處理

未使用的CMOS輸入引腳通常處于高阻態(tài)，若不恰當(dāng)處理可能會(huì)引入電磁噪聲和內(nèi)部直通電流，導(dǎo)致誤操作，因此要按照手冊(cè)中的指導(dǎo)處理未使用引腳。

時(shí)鐘信號(hào)

復(fù)位后要確保時(shí)鐘信號(hào)穩(wěn)定后再釋放復(fù)位線，切換時(shí)鐘信號(hào)時(shí)要等待目標(biāo)時(shí)鐘信號(hào)穩(wěn)定，避免因時(shí)鐘不穩(wěn)定導(dǎo)致系統(tǒng)故障。

輸入引腳電壓波形

輸入信號(hào)的波形失真可能導(dǎo)致芯片 malfunction，要注意防止噪聲和反射波影響輸入信號(hào)，特別是當(dāng)輸入電平處于Vil（Max.）和VIH（Min.）之間時(shí)，要避免出現(xiàn)振鈴噪聲。

禁止訪問(wèn)保留地址

保留地址用于未來(lái)功能擴(kuò)展，訪問(wèn)這些地址不能保證LSI的正確運(yùn)行，因此要嚴(yán)格禁止訪問(wèn)。

產(chǎn)品差異

更換不同型號(hào)的產(chǎn)品時(shí)，要確認(rèn)產(chǎn)品在內(nèi)部?jī)?nèi)存容量、布局模式等方面的差異，這些差異可能會(huì)影響電氣特性和系統(tǒng)性能，更換后要進(jìn)行系統(tǒng)評(píng)估測(cè)試。

RZ/Five Group的RZ 32 & 64 - bit MPUs為電子工程師提供了一個(gè)功能強(qiáng)大、性能穩(wěn)定的硬件解決方案。通過(guò)深入了解其功能特性、電氣參數(shù)和使用注意事項(xiàng)，工程師們可以在設(shè)計(jì)中充分發(fā)揮其優(yōu)勢(shì)，開(kāi)發(fā)出高質(zhì)量、可靠的電子產(chǎn)品。在實(shí)際應(yīng)用中，大家不妨思考如何根據(jù)具體的項(xiàng)目需求，合理選擇和配置芯片的各項(xiàng)功能，以達(dá)到最佳的設(shè)計(jì)效果。