RA6T1微控制器：功能特性、電氣參數與設計要點解析

在當今的電子設計領域，微控制器（MCU）扮演著至關重要的角色。RA6T1系列MCU憑借其高性能、豐富的功能和出色的安全性，成為眾多工程師的理想選擇。本文將深入剖析RA6T1的各項特性、電氣參數以及設計時的注意事項，為電子工程師們提供全面的參考。

文件下載：ra6t1.pdf

一、RA6T1概述

RA6T1系列MCU集成了多個軟件和引腳兼容的基于Arm的32位內核，共享瑞薩的通用外設集，有助于實現設計的可擴展性和高效的基于平臺的產品開發。其核心采用高性能的Arm Cortex - M4內核，運行頻率高達120 MHz，具備高達512 - KB的代碼閃存、64 - KB的SRAM、安全和安全特性、12位A/D和D/A轉換器以及豐富的模擬外設。

1.1 功能概述

1.1.1 Arm內核

RA6T1的Arm Cortex - M4內核具有以下特點：

• 最大工作頻率可達120 MHz，采用Armv7E - M架構，具備單精度浮點運算單元（FPU），符合ANSI/IEEE Std 754 - 2008標準。
• 配備Arm內存保護單元（Arm MPU），采用Armv7受保護內存系統架構，擁有8個保護區域。
• SysTick定時器可由SYSTICCLK（LOCO）或ICLK驅動。

1.1.2 內存

• 代碼閃存：高達512 - KB的代碼閃存，運行頻率為40 MHz時零等待狀態。
• 數據閃存：8 - KB的數據閃存，擦除/寫入循環次數達125,000次。
• SRAM：64 - KB的片上高速SRAM。
• 內存鏡像功能（MMF）：可將代碼閃存中的目標應用程序鏡像加載地址映射到23位未使用內存空間中的應用程序鏡像鏈接地址，方便應用程序開發。
• 選項設置內存：用于確定MCU復位后的狀態。

1.1.3 系統

• 工作模式：支持單芯片模式和SCI引導模式。
• 復位：具備14種復位方式，包括RES引腳復位、上電復位、電壓監測器復位等。
• 低電壓檢測（LVD）：可監測VCC引腳的電壓水平，并通過軟件程序選擇檢測電平。
• 時鐘：提供多種時鐘源，包括主時鐘振蕩器（MOSC）、子時鐘振蕩器（SOSC）、高速片上振蕩器（HOCO）等，還支持時鐘輸出。
• 時鐘頻率精度測量電路（CAC）：用于測量時鐘頻率的精度，并在測量完成或脈沖數超出允許范圍時產生中斷請求。
• 中斷控制器單元（ICU）：控制事件信號與NVIC/DTC模塊和DMAC模塊的連接，同時控制NMI中斷。
• 按鍵中斷功能（KINT）：通過設置按鍵返回模式寄存器（KRM）并輸入上升或下降沿信號，可產生按鍵中斷。
• 低功耗模式：可通過設置時鐘分頻器、停止模塊、選擇電源控制模式等方式降低功耗。
• 寄存器寫保護：保護重要寄存器免受軟件錯誤的覆蓋。
• 內存保護單元（MPU）：提供四個內存保護單元和CPU堆棧指針監控功能，用于內存保護。
• 看門狗定時器（WDT）：14位遞減計數器，可在系統失控時復位MCU，并可產生不可屏蔽中斷或中斷。
• 獨立看門狗定時器（IWDT）：采用獨立的專用時鐘源，可在系統失控時將MCU恢復到已知狀態。

1.1.4 事件鏈接

事件鏈接控制器（ELC）利用各種外設模塊產生的中斷請求作為事件信號，將它們連接到不同模塊，實現模塊之間的直接交互，無需CPU干預。

1.1.5 直接內存訪問

• 數據傳輸控制器（DTC）：在中斷請求激活時進行數據傳輸。
• DMA控制器（DMAC）：8通道DMA控制器，可在無CPU參與的情況下進行數據傳輸。

1.1.6 定時器

• 通用PWM定時器（GPT）：32位定時器，具有13個通道，可生成PWM波形，用于控制無刷直流電機，也可作為通用定時器使用。
• GPT端口輸出使能（POEG）：可將GPT輸出引腳置于輸出禁用狀態。
• 低功耗異步通用定時器（AGT）：16位定時器，可用于脈沖輸出、外部脈沖寬度或周期測量以及外部事件計數。

1.1.7 通信接口

• 串行通信接口（SCI）：可配置為五種異步和同步串行接口，包括UART、ACIA、8位時鐘同步接口、簡單IIC、簡單SPI和智能卡接口。
• IrDA接口：基于IrDA標準1.0，與SCI1配合進行IrDA數據通信波形的發送和接收。
• I2C總線接口（IIC）：2通道I2C總線接口，符合NXP I2C總線接口功能的子集。
• 串行外設接口（SPI）：兩個獨立的SPI通道，可實現與多個處理器和外設的高速、全雙工同步串行通信。
• 控制器局域網（CAN）模塊：支持基于消息的協議，用于在電磁噪聲環境中的多個從設備和主設備之間進行數據收發，符合ISO 11898 - 1標準，支持最多32個郵箱。

1.1.8 模擬

• 12位A/D轉換器（ADC12）：提供兩個逐次逼近型12位A/D轉換器，模擬輸入通道最多可達17個，可選擇12位、10位或8位轉換精度。
• 12位D/A轉換器（DAC12）：將數據轉換為模擬信號，并包含輸出放大器。
• 溫度傳感器（TSN）：片上溫度傳感器可監測芯片溫度，輸出電壓與芯片溫度成正比。
• 高速模擬比較器（ACMPHS）：比較測試電壓和參考電壓，并根據轉換結果提供數字輸出。
• 可編程增益放大器（PGA）：提供6個可編程增益放大器。

1.1.9 數據處理

• 循環冗余校驗（CRC）計算器：生成CRC碼以檢測數據錯誤，支持多種CRC生成多項式，還具備窺探功能。
• 數據運算電路（DOC）：用于比較、加法和減法16位數據。

1.1.10 安全

安全加密引擎7（SCE7）支持對稱算法（AES、3DES、ARC4）、非對稱算法（RSA、DSA、ECC），還提供真隨機數生成器（TRNG）、哈希值生成（SHA1、SHA224、SHA256、GHASH、MD5）和128位唯一ID。

1.1.11 I/O端口

提供100引腳LQFP和64引腳LQFP兩種封裝，I/O引腳數量分別為67和35，部分引腳支持5 - V容限和高電流輸出。

1.2 框圖

RA6T1的框圖展示了其各個模塊的連接關系，包括內存、系統、Arm Cortex - M4內核、總線、通信接口、模擬模塊、數據處理模塊、事件鏈接模塊和安全模塊等。

1.3 產品編號

產品編號包含生產標識代碼、終端材料、包裝、封裝類型、質量等級、工作溫度、代碼閃存大小和特性集等信息。不同的產品編號對應不同的內存容量和封裝類型。

1.4 功能比較

不同產品編號的RA6T1在引腳數量、代碼閃存大小、定時器通道數量、通信接口等方面存在差異，工程師可根據具體需求選擇合適的產品。

1.5 引腳功能

詳細列出了RA6T1各引腳的功能，包括定時器、通信接口、模擬、電源、系統、時鐘、調試和CAC等方面的引腳。

1.6 引腳分配

給出了100引腳LQFP和64引腳LQFP封裝的引腳分配圖，方便工程師進行硬件設計。

1.7 引腳列表

按照定時器、通信接口、模擬、DAC12、ACMPHS、電源、系統、時鐘、調試和CAC等分類，列出了各引腳的功能。

二、電氣特性

2.1 絕對最大額定值

RA6T1的絕對最大額定值規定了其正常工作的電壓、溫度等范圍，包括電源電壓、輸入電壓、參考電源電壓、模擬電源電壓、模擬輸入電壓、工作溫度和存儲溫度等。超出這些范圍可能會導致MCU永久性損壞。

2.2 DC特性

2.2.1 (T{j} / T{a}) 定義

規定了不同封裝類型的允許結溫，以及結溫與環境溫度和總功耗的關系。

2.2.2 I/O (V{IH}) , (V{IL})

不同引腳的輸入電壓閾值不同，部分引腳支持5 - V容限，且輸入電壓與VCC有關。

2.2.3 I/O IOH, IOL

規定了不同引腳的允許輸出電流，包括平均輸出電流和最大輸出電流，且不同驅動能力下的輸出電流不同。

2.2.4 I/O (V{OH}) , (V{OL}) , and Other Characteristics

給出了不同引腳的輸出電壓、輸入泄漏電流、三態泄漏電流、輸入上拉MOS電流和輸入電容等特性。

2.2.5 工作和待機電流

詳細列出了不同工作模式下的電源電流，包括正常模式、睡眠模式、高速模式、低速模式、子振蕩速度模式、軟件待機模式和深度軟件待機模式等，以及模擬電源電流和參考電源電流。

2.2.6 VCC上升和下降梯度及紋波頻率

規定了VCC的上升梯度、允許的紋波頻率和電壓變化的上升和下降梯度。

2.3 AC特性

2.3.1 頻率

給出了不同工作模式下的系統時鐘、外設模塊時鐘和閃存接口時鐘的頻率范圍。

2.3.2 時鐘時序

詳細列出了各種時鐘源的輸入周期、高脈沖寬度、低脈沖寬度、上升時間、下降時間、振蕩頻率和振蕩穩定等待時間等時序參數。

2.3.3 復位時序

規定了不同復位方式下的復位脈沖寬度和復位取消后的等待時間。

2.3.4 喚醒時序

給出了從低功耗模式恢復的時間，包括軟件待機模式和深度軟件待機模式，恢復時間與系統時鐘源有關。

2.3.5 NMI和IRQ噪聲濾波器

規定了NMI和IRQ脈沖寬度，與數字濾波器的啟用狀態和時鐘源有關。

2.3.6 I/O端口、POEG、GPT32、AGT、KINT和ADC12觸發時序

給出了I/O端口、POEG、GPT32、AGT、KINT和ADC12的觸發脈沖寬度、輸出延遲和輸入周期等時序參數。

2.3.7 PWM延遲生成電路時序

規定了PWM延遲生成電路的工作頻率、分辨率和DNL等參數。

2.3.8 CAC時序

給出了CACREF輸入脈沖寬度的計算公式。

2.3.9 SCI時序

詳細列出了SCI的輸入時鐘周期、輸入時鐘脈沖寬度、輸入時鐘上升時間、輸入時鐘下降時間、輸出時鐘周期、輸出時鐘脈沖寬度、輸出時鐘上升時間、輸出時鐘下降時間、傳輸數據延遲、接收數據設置時間和接收數據保持時間等時序參數。

2.3.10 SPI時序

規定了SPI的RSPCK時鐘周期、RSPCK時鐘高脈沖寬度、RSPCK時鐘低脈沖寬度、RSPCK時鐘上升和下降時間、數據輸入設置時間、數據輸入保持時間、SSL設置時間、SSL保持時間、數據輸出延遲、數據輸出保持時間、連續傳輸延遲、MOSI和MISO上升和下降時間、SSL上升和下降時間、從設備訪問時間和從設備輸出釋放時間等時序參數。

2.3.11 IIC時序

詳細列出了IIC的SCL輸入周期時間、SCL輸入高脈沖寬度、SCL輸入低脈沖寬度、SCL和SDA輸入上升時間、SCL和SDA輸入下降時間、SCL和SDA輸入尖峰脈沖去除時間、SDA輸入總線空閑時間、START條件輸入保持時間、重復START條件輸入設置時間、STOP條件輸入設置時間、數據輸入設置時間、數據輸入保持時間和SCL和SDA電容負載等時序參數。

2.4 ADC12特性

詳細列出了ADC12的頻率、模擬輸入電容、量化誤差、分辨率、轉換時間、偏移誤差、滿量程誤差、絕對精度、DNL偽差分非線性誤差、INL積分非線性誤差、保持特性和動態范圍等特性，不同通道和工作模式下的特性有所不同。

2.5 DAC12特性

給出了DAC12的分辨率、絕對精度、INL、DNL、輸出阻抗、轉換時間和輸出電壓范圍等特性，有輸出放大器和無輸出放大器時的特性不同。

2.6 TSN特性

規定了溫度傳感器的相對精度、溫度斜率、輸出電壓、啟動時間和采樣時間等特性。

2.7 OSC停止檢測特性

給出了振蕩停止檢測電路的檢測時間。

2.8 POR和LVD特性

詳細列出了上電復位電路和電壓檢測電路的電壓檢測電平、內部復位時間、最小VCC下降時間、響應延遲、LVD操作穩定時間和滯后寬度等特性。

2.9 ACMPHS特性

規定了高速模擬比較器的參考電壓范圍、輸入電壓范圍、輸出延遲和內部參考電壓等特性。

2.10 PGA特性

給出了可編程增益放大器在單模式和偽差分模式下的輸入電壓范圍、增益誤差和偏移誤差等特性。

2.11 閃存特性

2.11.1 代碼閃存特性

詳細列出了代碼閃存的編程時間、擦除時間、重編程/擦除周期、暫停延遲、強制停止命令和數據保持時間等特性，不同FCLK頻率下的特性有所不同。

2.11.2 數據閃存特性

給出了數據閃存的編程時間、擦除時間、空白檢查時間、重編程/擦除周期、暫停延遲、強制停止命令和數據保持時間等特性，不同FCLK頻率下的特性有所不同。

2.12 邊界掃描

規定了邊界掃描的TCK時鐘周期時間、TCK時鐘高脈沖寬度、TCK時鐘低脈沖寬度、TCK時鐘上升時間、TCK時鐘下降時間、TMS設置時間、TMS保持時間、TDI設置時間、TDI保持時間、TDO數據延遲和邊界掃描電路啟動時間等特性。

2.13 聯合測試行動組（JTAG）

給出了JTAG的TCK時鐘周期時間、TCK時鐘高脈沖寬度、TCK時鐘低脈沖寬度、TCK時鐘上升時間、TCK時鐘下降時間、TMS設置時間、TMS保持時間、TDI設置時間、TDI保持時間和TDO數據延遲時間等特性。

2.14 串行線調試（SWD）

規定了SWD的SWCLK時鐘周期時間、SWCLK時鐘高脈沖寬度、SWCLK時鐘低脈沖寬度、SWCLK時鐘上升時間、SWCLK時鐘下降時間、SWDIO設置時間、SWDIO保持時間和SWDIO數據延遲時間等特性。

2.15 嵌入式跟蹤宏接口（ETM）

給出了ETM的TCLK時鐘周期時間、TCLK時鐘高脈沖寬度、TCLK時鐘低脈沖寬度、TCLK時鐘上升時間、TCLK時鐘下降時間、TDATA[3:0]輸出設置時間和TDATA[3:0]輸出保持時間等特性。

三、設計要點

3.1 靜電放電防護

CMOS器件容易受到靜電放電（ESD）的影響，因此在處理RA6T1時，必須采取措施防止靜電產生，并及時消散靜電。例如，使用加濕器保持環境濕度，避免使用易產生靜電的絕緣體，將半導體器件存儲和運輸在防靜電容器中，確保測試和測量工具接地，操作人員佩戴接地腕帶等。

3.2 上電處理

上電時，RA6T1的狀態是不確定的，內部電路和寄存器設置的狀態未定義。因此，在施加復位信號后，應等待時鐘信號穩定后再釋放復位線。當在程序執行過程中切換時鐘信號時，也應等待目標時鐘信號穩定。

3.3 掉電狀態下的信號輸入

在器件掉電時，不要輸入信號或I/O上拉電源，以免引起器件故障和內部元件損壞。應遵循產品文檔中關于掉電狀態下輸入信號的指導原則。

3.4 未使用引腳的處理

CMOS產品的輸入引腳通常處于高阻抗狀態，未使用的引腳應按照手冊中的說明進行處理，以避免電磁噪聲干擾和內部電流泄漏，導致器件故障。

3.5 時鐘信號

在施加復位后，應確保操作時鐘信號穩定后再釋放復位線。在程序執行過程中切換時鐘信號時，應等待目標時鐘信號穩定。當使用外部諧振器或外部振蕩器生成時鐘信號時，應確保時鐘信號完全穩定后再釋放復位線。

3.6 輸入引腳的電壓波形

輸入噪聲或反射波可能導致波形失真，從而引起器件故障。因此，應注意防止輸入信號在(V{IL}) (Max.)和(V{IH}) (Min.)之間停留，避免噪聲干擾。

3.7 禁止訪問保留地址

保留地址用于未來功能擴展，訪問這些地址