LTC2158 - 12：高性能雙路12位310Msps ADC的深度剖析

在當(dāng)今高速發(fā)展的電子領(lǐng)域，高性能模數(shù)轉(zhuǎn)換器（ADC）的需求愈發(fā)迫切。今天，我們就來深入探討一款備受關(guān)注的ADC產(chǎn)品——LINEAR TECHNOLOGY的LTC2158 - 12。

文件下載：LTC2158-12.pdf

一、產(chǎn)品概述

LTC2158 - 12是一款雙路12位、310Msps的A/D轉(zhuǎn)換器，專為高頻、寬動態(tài)范圍信號的數(shù)字化而設(shè)計。它采用單1.8V電源供電，具備諸多出色特性，特別適用于通信、醫(yī)療成像、高清視頻、測試與測量儀器等領(lǐng)域。

（一）關(guān)鍵特性

1. 出色的AC性能：擁有67.6dBFS的信噪比（SNR）和88dB的無雜散動態(tài)范圍（SFDR），能夠有效處理高頻信號，減少噪聲和雜散干擾，為系統(tǒng)提供高質(zhì)量的數(shù)字化輸出。
2. 低功耗設(shè)計：總功耗僅為688mW，在保證高性能的同時，降低了系統(tǒng)的能耗，延長了設(shè)備的續(xù)航時間，尤其適用于對功耗敏感的應(yīng)用場景。
3. DDR LVDS輸出：采用雙倍數(shù)據(jù)速率低壓差分信號（DDR LVDS）輸出，提高了數(shù)據(jù)傳輸?shù)乃俣群涂煽啃裕軌驖M足高速數(shù)據(jù)處理的需求。
4. 寬輸入范圍與帶寬：輸入范圍為1.32VP - P，全功率帶寬達(dá)到1.25GHz，允許ADC對高頻信號進行欠采樣，并且保持良好的性能。
5. 靈活的配置選項：具備可選的時鐘占空比穩(wěn)定器，可在寬范圍的時鐘占空比下保持高性能；支持低功耗睡眠和打盹模式，進一步降低功耗；通過串行SPI端口進行配置，方便用戶根據(jù)不同的應(yīng)用需求進行個性化設(shè)置。
6. 引腳兼容的14位版本：提供引腳兼容的14位版本，方便用戶在需要更高分辨率時進行升級，提高了產(chǎn)品的通用性和可擴展性。
7. 小巧的封裝形式：采用64引腳（9mm × 9mm）QFN封裝，體積小巧，節(jié)省了電路板空間，適合對空間要求較高的設(shè)計。

（二）典型應(yīng)用

1. 通信領(lǐng)域：在蜂窩基站和軟件定義無線電中，LTC2158 - 12能夠準(zhǔn)確地數(shù)字化高頻信號，為通信系統(tǒng)提供穩(wěn)定、可靠的信號處理能力，確保通信質(zhì)量。
2. 醫(yī)療成像：在醫(yī)療成像設(shè)備中，如CT、MRI等，該ADC可以將模擬的醫(yī)學(xué)信號轉(zhuǎn)換為數(shù)字信號，為醫(yī)生提供清晰、準(zhǔn)確的圖像信息，輔助診斷。
3. 高清視頻：在高清視頻處理中，LTC2158 - 12能夠快速、準(zhǔn)確地采集視頻信號，保證視頻的高質(zhì)量傳輸和處理。
4. 測試與測量儀器：在測試與測量儀器中，該ADC可以對各種信號進行精確測量和分析，為科研和工業(yè)生產(chǎn)提供可靠的數(shù)據(jù)支持。

二、技術(shù)參數(shù)詳解

（一）轉(zhuǎn)換器特性

1. 分辨率：具有12位的分辨率，且無丟失碼，能夠提供精確的數(shù)字化輸出。
2. 線性誤差：積分線性誤差（INL）典型值為±0.6LSB，差分線性誤差（DNL）典型值為±0.1LSB，保證了信號轉(zhuǎn)換的線性度。
3. 偏移誤差與增益誤差：偏移誤差典型值為±5mV，增益誤差在內(nèi)部參考和外部參考下有不同的表現(xiàn)，能夠根據(jù)實際應(yīng)用進行調(diào)整。
4. 漂移特性：偏移漂移為±20μV/°C，滿量程漂移在內(nèi)部參考下為±30ppm/°C，外部參考下為±10ppm/°C，確保了在不同溫度環(huán)境下的穩(wěn)定性。
5. 過渡噪聲：過渡噪聲為0.6LSBRMS，有效減少了信號轉(zhuǎn)換過程中的噪聲干擾。

（二）模擬輸入特性

1. 輸入范圍：模擬輸入范圍為1.32Vp - p，輸入共模電壓（VIN(CM)）在差分輸入時，應(yīng)在VCM - 20mV至VCM + 20mV之間，確保輸入信號的穩(wěn)定性。
2. 外部參考：外部電壓參考（VSENSE）在外部參考模式下，范圍為1.230V至1.270V，可根據(jù)實際需求選擇合適的參考電壓。
3. 輸入泄漏電流：模擬輸入、PAR/SER輸入和SENSE輸入的泄漏電流均在 - 1μA至1μA之間，減少了輸入信號的損耗。
4. 采樣保持特性：采樣保持采集延遲時間（tAP）典型值為1ns，采集延遲抖動（tUITTER）典型值為0.15psRMS，保證了采樣的準(zhǔn)確性。
5. 共模抑制比：模擬輸入共模抑制比（CMRR）典型值為75dB，有效抑制了共模信號的干擾。
6. 帶寬：全功率帶寬（BW - 3B）為1250MHz，能夠處理高頻信號。

（三）動態(tài)精度特性

1. 信噪比（SNR）：在不同輸入頻率下，SNR表現(xiàn)出色，如15MHz輸入時為67.6dBFS，70MHz輸入時為67.1dBFS，140MHz輸入時為67.0dBFS。
2. 無雜散動態(tài)范圍（SFDR）：在不同輸入頻率和不同諧波下，SFDR均有良好的表現(xiàn)，如2nd或3rd諧波在15MHz輸入時為88dBFS，4th及更高諧波在15MHz輸入時為98dBFS。
3. 信號與噪聲加失真比（S/(N + D)）：在不同輸入頻率下，S/(N + D)也能保持較高的水平，如15MHz輸入時為67.1dBFS，70MHz輸入時為67.0dBFS，140MHz輸入時為66.9dBFS。
4. 通道間串?dāng)_：通道間串?dāng)_在高達(dá)315MHz輸入時為 - 95dB，有效減少了通道間的干擾。

（四）內(nèi)部參考特性

1. VCM輸出特性：VCM輸出電壓在I OUT = 0時，范圍為0.435 ? VDD - 18mV至0.435 ? VDD + 18mV，輸出溫度漂移為±37ppm/°C，輸出電阻為4Ω。
2. VREF輸出特性：VREF輸出電壓在I OUT = 0時，范圍為1.225V至1.275V，輸出溫度漂移為±30ppm/°C，輸出電阻為7Ω，線路調(diào)整率為0.6mV/V。

（五）電源要求

1. 供電電壓：模擬電源電壓（VDD）和輸出電源電壓（OVDD）推薦范圍均為1.74V至1.9V，典型值為1.8V。
2. 供電電流：模擬供電電流（IVDD）典型值為370mA，數(shù)字供電電流（IOVDD）在LVDS模式下有不同的值，如1.75mA模式下為42mA至50mA，3.5mA模式下為70mA至81mA。
3. 功耗：功耗（PDISS）在不同LVDS模式下有所不同，如1.75mA LVDS模式下為688mW至738mW，3.5mA LVDS模式下為756mW至812mW。睡眠模式功率（PSLEEP）在時鐘禁用時小于5mW，打盹模式功率（PNAP）在時鐘頻率為fS(MAX)時為190mW。

（六）數(shù)字輸入輸出特性

1. 編碼輸入（ENC + /ENC - ）：差分輸入電壓（VID）為0.2V，共模輸入電壓（VICM）在內(nèi)部設(shè)置時為1.2V，外部設(shè)置時為1.1V至1.5V，輸入電阻（RIN）為10kΩ，輸入電容（CIN）為2pF。
2. 數(shù)字輸入（CS、SDI、SCK）：高電平輸入電壓（VIH）在VDD = 1.8V時為1.3V，低電平輸入電壓（VIL）為0.6V，輸入電流（IIN）在VIN = 0V至3.6V時為 - 10μA至10μA，輸入電容（CIN）為3pF。
3. SDO輸出：邏輯低輸出電阻（ROL）在VDD = 1.8V、SDO = 0V時為200Ω，邏輯高輸出泄漏電流（IOH）在SDO = 0V至3.6V時為 - 10μA至10μA，輸出電容（COUT）為4pF。
4. 數(shù)字?jǐn)?shù)據(jù)輸出：差分輸出電壓（VoD）在不同負(fù)載和模式下有不同的值，如100Ω差分負(fù)載、3.5mA模式下為247mV至454mV，100Ω差分負(fù)載、1.75mA模式下為125mV至250mV；共模輸出電壓（Vos）在不同負(fù)載和模式下均為1.125V至1.375V；片上終端電阻（RTERM）在終端啟用、OVpp = 1.8V時為100Ω。

（七）時序特性

1. 采樣頻率：采樣頻率（fs）范圍為10MHz至310MHz。
2. ENC信號時序：ENC低時間（t）和高時間（tH）在時鐘占空比穩(wěn)定器開啟和關(guān)閉時有所不同，開啟時典型值為1.2ns至1.6ns，關(guān)閉時典型值為1.5ns至1.6ns。
3. 數(shù)據(jù)輸出時序：ENC到數(shù)據(jù)延遲（to）典型值為2ns，ENC到CLKOUT延遲（tc）典型值為1.6ns，DATA到CLKOUT偏斜（tSKEW）典型值為0.4ns，流水線延遲為6個時鐘周期。
4. SPI端口時序：SCK周期（tsCK）在寫模式和讀回模式下分別為40ns和250ns，CS到SCK設(shè)置時間（ts）、SCK到CS保持時間（tH）、SDI設(shè)置時間（tos）和SDI保持時間（tDH）均為5ns，SCK下降沿到SDO有效時間（too）在讀回模式下為125ns。

三、典型性能特性分析

（一）線性度特性

通過積分非線性（INL）和差分非線性（DNL）曲線可以看出，LTC2158 - 12在整個輸出碼范圍內(nèi)具有良好的線性度，INL誤差在 - 2.0LSB至2.0LSB之間，DNL誤差在 - 0.50LSB至0.50LSB之間，保證了信號轉(zhuǎn)換的準(zhǔn)確性。

（二）FFT特性

不同輸入頻率下的32K點FFT曲線展示了LTC2158 - 12在高頻信號處理方面的能力。在不同輸入頻率下，能夠清晰地分辨出信號的頻譜，并且雜散信號的幅度較低，說明該ADC具有良好的抗干擾能力。

（三）SFDR和SNR特性

SFDR和SNR隨輸入電平、輸入頻率的變化曲線表明，LTC2158 - 12在寬范圍的輸入電平、輸入頻率下都能保持較高的SFDR和SNR，為系統(tǒng)提供了穩(wěn)定的性能。

（四）電流特性

IVDD和IOVDD隨采樣率的變化曲線顯示了該ADC在不同采樣率下的電流消耗情況，用戶可以根據(jù)實際需求選擇合適的采樣率，以平衡性能和功耗。

四、引腳功能與應(yīng)用信息

（一）引腳功能

1. 電源引腳：VDD為1.8V模擬電源，需要通過0.1μF陶瓷電容旁路到地；GND為ADC電源地，暴露焊盤必須焊接到PCB地；OVDD為1.8V輸出驅(qū)動電源，每個引腳需要通過單獨的0.1μF陶瓷電容旁路到地。
2. 模擬輸入引腳：AINA + /AINA - 和AINB + /AINB - 分別為通道A和通道B的差分模擬輸入，輸入信號應(yīng)圍繞VCM輸出引腳設(shè)置的共模電壓進行差分驅(qū)動。
3. 參考引腳：SENSE為參考編程引腳，可選擇內(nèi)部參考或外部參考；VREF為參考電壓輸出，需要通過2.2μF陶瓷電容旁路到地；VCM為共模偏置輸出，用于偏置模擬輸入的共模電壓，需要通過0.1μF陶瓷電容旁路到地。
4. 編碼輸入引腳：ENC + 和ENC - 為編碼輸入，轉(zhuǎn)換分別在上升沿和下降沿開始，信號質(zhì)量對A/D噪聲性能有重要影響，應(yīng)避免與數(shù)字走線相鄰。
5. 數(shù)字輸入輸出引腳：CS、SCK、SDI和SDO構(gòu)成串行接口，用于配置A/D控制寄存器；LVDS輸出引腳包括DA0_1 - /DA0_1 + 至DA10_11 - /DA10_11 + （通道A）、DB0_1 - /DB0_1 + 至DB10_11 - /DB10_11 + （通道B）、OF - /OF + （溢出輸出）和CLKOUT - /CLKOUT + （數(shù)據(jù)輸出時鐘），輸出電流水平可編程，并且有可選的內(nèi)部100Ω終端電阻。

（二）應(yīng)用信息

1. 轉(zhuǎn)換器操作：LTC2158 - 12采用單1.8V電源供電，模擬輸入必須差分驅(qū)動，編碼輸入差分驅(qū)動可獲得最佳性能，數(shù)字輸出為DDR LVDS。用戶可以通過串行SPI端口對模式控制寄存器進行編程，選擇額外的功能。
2. 模擬輸入：模擬輸入為差分CMOS采樣保持電路，輸入應(yīng)圍繞VCM輸出的共模電壓進行差分驅(qū)動，輸入范圍為1.32V時，輸入應(yīng)在VCM - 0.33V至VCM + 0.33V之間，且輸入之間應(yīng)有180°的相位差。
3. 輸入驅(qū)動電路
   • 輸入濾波：在模擬輸入處應(yīng)設(shè)置RC低通濾波器，以隔離驅(qū)動電路與A/D采樣保持開關(guān)，減少寬帶噪聲。
   • 變壓器耦合電路：在不同輸入頻率下，可選擇合適的變壓器耦合電路，如5MHz至70MHz推薦使用圖3所示的電路，15MHz至150MHz推薦使用圖4所示的電路，150MHz至900MHz推薦使用圖5所示的電路。
   • 放大器電路：在高頻情況下，可使用高速差分放大器或RF增益塊驅(qū)動模擬輸入，若增益塊為單端輸出，則需要通過變壓器電路將信號轉(zhuǎn)換為差分信號。
4. 參考電路：LTC2158 - 12具有內(nèi)部1.25V電壓參考，對于1.32V輸入范圍，可通過連接SENSE到VDD選擇內(nèi)部參考，或通過向SENSE施加1.25V參考電壓選擇外部參考。
5. 編碼輸入：編碼輸入的信號質(zhì)量對A/D噪聲性能有重要影響，應(yīng)將其視為模擬信號，避免與數(shù)字走線相鄰。編碼輸入內(nèi)部通過10k等效電阻偏置到1.2V，若驅(qū)動的共模電壓在1.1V至1.5V之間，可直接驅(qū)動；否則需要使用變壓器或耦合電容。
6. 時鐘占空比穩(wěn)定器：為保證良好的性能，編碼信號應(yīng)具有50%（±5%）的占空比。若啟用可選的時鐘占空比穩(wěn)定器電路，編碼占空比可在30%至70%之間變化，穩(wěn)定器將保持內(nèi)部50%的占空比。在需要快速改變采樣率的應(yīng)用中，可禁用時鐘占空比穩(wěn)定器，但需確保時鐘占空比為50%（±5%）。
7. 數(shù)字輸出
   • 輸出特性：數(shù)字輸出為DDR LVDS信號，每個差分輸出對復(fù)用兩個數(shù)據(jù)位。通道A和通道B各有六個LVDS輸出對，溢出（OF/OF）和數(shù)據(jù)輸出時鐘（CLKOUT + /CLKOUT - ）各有一個LVDS輸出對，且兩個通道的溢出信號復(fù)用在OF + /OF - 輸出對上。
   • 可編程LVDS輸出電流：默認(rèn)輸出驅(qū)動電流為3.5mA，可通過串行編程模式控制寄存器A3調(diào)整，可選電流水平包括1.75mA、2.1mA、2.5mA、3mA、3.5mA、4mA和4.5mA。
   • 可選LVDS驅(qū)動內(nèi)部終端：在大多數(shù)情況下，使用外部100Ω終端電阻可獲得良好的LVDS信號完整性。此外，可通過串行編程模式控制寄存器A3啟用可選的內(nèi)部100Ω終端電阻，以吸收接收器端不完全終端引起的反射。啟用內(nèi)部終端時，輸出驅(qū)動電流將加倍以保持相同的輸出電壓擺幅。
   • 溢出位：溢出輸出位（OF）在模擬輸入超出范圍時輸出邏輯高電平，與數(shù)據(jù)位具有相同的流水線延遲。OF輸出為DDR信號，CLKOUT + 為低電平時，通道A的溢出信號有效；CLKOUT + 為高電平時，通道B的溢出信號有效。
   • 輸出時鐘相移：為確保輸出數(shù)據(jù)鎖存時有足夠的建立和保持時間，CLKOUT + 信號可能需要相對于數(shù)據(jù)輸出位進行相移。大多數(shù)FPGA具有此功能，通常是調(diào)整時序的最佳選擇。此外，也可通過串行編程模式控制寄存器A2對CLKOUT + /CLKOUT - 信號進行相移，相移角度可為0°、45°、90°或135°。使用相移功能時，時鐘占空比穩(wěn)定器必須開啟。另一個控制寄存器位可獨立于相移反轉(zhuǎn)CLKOUT + 和CLKOUT - 的極性，通過這兩個功能的組合可實現(xiàn)45°至315°的相移。
8. 數(shù)據(jù)格式：