深入剖析AD9635：高性能雙路12位ADC的卓越之選

在當今的電子設計領域，模擬 - 數字轉換器（ADC）扮演著至關重要的角色。AD9635作為一款雙路、12位、80 MSPS/125 MSPS的ADC，以其出色的性能和豐富的特性，成為眾多應用場景的理想選擇。今天，我們就來深入了解一下這款功能強大的ADC。

文件下載：AD9635.pdf

一、產品概述

AD9635是一款專門為低成本、低功耗、小尺寸和易用性而設計的ADC，內部集成了采樣保持電路。它能夠以高達125 MSPS的轉換速率工作，在小封裝尺寸至關重要的應用中，其出色的動態性能和低功耗表現得到了充分優化。該產品僅需一個1.8 V電源和LVPECL/CMOS/LVDS兼容的采樣時鐘，在許多應用中無需外部參考或驅動組件。

二、產品特性亮點

2.1 低功耗設計

采用1.8 V電源供電，每通道在125 MSPS時僅消耗115 mW的功率，并且具備可擴展功率選項，能有效降低系統整體功耗。在滿功率關斷狀態下，典型功耗小于2 mW，這對于對功耗敏感的應用來說極為重要。

2.2 優異的動態性能

• SNR與SFDR指標：SNR可達71 dBFS（至奈奎斯特頻率），在70 MHz時SFDR為93 dBc，能為系統提供高分辨率和低失真的信號轉換。
• DNL與INL精度：DNL典型值為 - 0.1 LSB至 + 0.2 LSB，INL典型值為 ± 0.4 LSB，確保了轉換的高精度。

2.3 靈活的接口與配置

• 串行LVDS接口：支持ANSI - 644標準，同時具備低功耗、縮減范圍選項（類似于IEEE 1596.3），方便與各種系統進行接口。
• 多種工作模式：提供全芯片和單通道功率關斷模式、待機模式，以及靈活的位方向、可編程輸出時鐘和數據對齊、可編程輸出分辨率等功能，可根據不同應用需求進行靈活配置。
• 數字測試模式：內置和自定義數字測試模式生成功能，方便進行系統測試和驗證。

2.4 寬頻帶輸入

擁有650 MHz的全功率模擬帶寬和2 V p - p的輸入電壓范圍，能夠處理較寬頻率范圍的輸入信號。

三、應用場景廣泛

AD9635的出色性能使其在眾多領域得到了廣泛應用，包括通信、分集無線電系統、多模式數字接收器、GSM、EDGE、W - CDMA、LTE、CDMA2000、WiMAX、TD - SCDMA等無線通信標準，以及I/Q解調系統、智能天線系統、寬帶數據應用、電池供電儀器、手持示波器、便攜式醫學成像和超聲、雷達/LIDAR等。

四、工作原理

AD9635采用多級流水線架構，每一級都能對前一級的閃速誤差進行校正。量化后的輸出在數字校正邏輯中組合成最終的12位結果。流水線架構允許第一級處理新的輸入樣本，而其余級處理先前的樣本，從而實現高效的轉換。采樣發生在時鐘的上升沿。

4.1 模擬輸入考慮

• 模擬輸入采用差分開關電容電路，能處理差分輸入信號，支持較寬的共模范圍。通過設置輸入共模電壓為電源電壓的中點，可以最小化信號相關誤差，實現最佳性能。
• 在輸入電路中，串聯一個小電阻可以減少從驅動源輸出級注入的峰值瞬態電流。使用低Q電感或鐵氧體磁珠可以降低模擬輸入處的高差分電容，提高ADC的帶寬。在輸入處放置差分電容或兩個單端電容可以提供匹配的無源網絡，形成低通濾波器，限制不需要的寬帶噪聲。

4.2 時鐘輸入考慮

• 為了實現最佳性能，建議使用差分信號對CLK + 和CLK - 引腳進行時鐘驅動。時鐘輸入可以是CMOS、LVDS、LVPECL或正弦波信號，但要特別關注時鐘源的抖動。
• AD9635內置輸入時鐘分頻器，可以將輸入時鐘除以1到8的整數。通過增加外部時鐘頻率，可以降低時鐘抖動，這對于IF欠采樣應用非常有利。
• 該ADC還包含一個占空比穩定器（DCS），可以提供標稱50%占空比的內部時鐘信號，允許用戶提供較寬范圍的時鐘輸入占空比而不影響性能。但輸入時鐘上升沿的抖動仍然需要關注。

4.3 電源與功耗管理

• 電源功耗與采樣率成正比。可以通過SPI端口或將PDWN引腳置高來將AD9635置于功率關斷模式，此時功耗典型值為2 mW。在功率關斷期間，輸出驅動器處于高阻抗狀態。
• 待機模式允許用戶在需要更快喚醒時間時保持內部參考電路供電。喚醒時間與功率關斷時間有關，較短的功率關斷周期會導致較短的喚醒時間。

4.4 數字輸出與定時

• 差分輸出默認符合ANSI - 644 LVDS標準，也可以通過SPI更改為低功耗、縮減信號選項。LVDS輸出便于與定制ASIC和FPGA中的LVDS接收器進行接口，在嘈雜環境中具有出色的開關性能。
• 提供兩個輸出時鐘DCO和FCO，分別用于時鐘輸出數據和指示新輸出字節的開始。DCO的相位可以通過SPI進行調整，以優化系統時序裕量。
• 輸出數據格式默認采用二進制補碼，也可以更改。數據在DDR模式下通過兩個通道進行串行傳輸，每個通道的最大數據速率為750 Mbps。

五、SPI接口與配置

5.1 SPI接口概述

SPI接口允許用戶通過一個結構化的寄存器空間對AD9635進行特定功能或操作的配置。通過SCLK/DFS、SDIO/PDWN和CSB三個引腳來實現數據的讀寫和同步。

5.2 配置方式

• 使用SPI配置：在SPI操作的指令階段，傳輸一個16位指令，隨后是數據。指令階段可以確定是讀操作還是寫操作，允許對芯片進行編程和讀取片上內存的內容。
• 無SPI配置：在不使用SPI控制寄存器的應用中，SCLK/DFS和SDIO/PDWN引腳作為獨立的CMOS兼容控制引腳，用于控制輸出數據格式和功率關斷功能。此時，CSB引腳應連接到DRVDD，禁用串行端口接口。

六、設計注意事項

6.1 電源與接地

建議使用兩個獨立的1.8 V電源，分別為模擬（AVDD）和數字輸出（DRVDD）供電。使用多個不同的去耦電容覆蓋高低頻率，將電容放置在靠近PCB電源入口和芯片引腳處，減少走線長度。同時，要注意電源上電順序，DRVDD必須在AVDD之前或同時上電，否則可能需要通過SPI進行軟復位和數字復位。

6.2 時鐘穩定性

在AD9635上電時，需要一個穩定的時鐘來完成初始化過程。如果時鐘源不穩定，可能會導致ADC處于未知狀態，此時需要通過寄存器0x08進行數字復位。

6.3 散熱設計

ADC底面的暴露焊盤必須連接到模擬地（AGND），以實現最佳的電氣和散熱性能。PCB上的連續銅平面應與暴露焊盤配合，并使用多個過孔來降低熱阻。

6.4 VREF與VCM去耦

VREF引腳應使用一個低ESR的1.0 μF電容和一個低ESR的0.1 μF陶瓷電容并聯到地進行去耦。VCM引腳應使用一個0.1 μF電容去耦到地。

6.5 SPI端口

在需要轉換器全動態性能的期間，SPI端口不應處于活動狀態。如果板上的SPI總線用于其他設備，可能需要在總線和AD9635之間提供緩沖器，以防止信號在關鍵采樣期間干擾轉換器輸入。

七、總結

AD9635以其低功耗、高性能、靈活性和易用性等優點，成為電子工程師在設計中值得信賴的選擇。在實際應用中，我們需要充分考慮其各項特性和設計注意事項，以實現最佳的系統性能。各位工程師在使用AD9635的過程中，有沒有遇到什么獨特的問題或解決方案呢？歡迎在評論區分享交流。