高性能16通道14位65 MSPS ADC——AD9249的深度解析

在電子設計領域，模擬 - 數字轉換器（ADC）是連接現實世界模擬信號和數字系統的關鍵橋梁。今天，我們要深入探討的是Analog Devices推出的AD9249，一款16通道、14位、65 MSPS的ADC，它在醫療成像、通信接收以及多通道數據采集等領域有著廣泛的應用。

文件下載：AD9249.pdf

一、AD9249的核心特性

1. 低功耗設計

AD9249在功耗方面表現出色，每個通道在65 MSPS時功耗僅為58 mW，并且具備可擴展的功率選項。當采樣率降至20 MSPS時，每個通道的功耗可低至35 mW。這種低功耗特性使得它在對功耗敏感的應用中具有很大的優勢，例如便攜式醫療設備和低功耗通信系統。

2. 高集成度

將16個ADC通道集成在一個封裝內，大大節省了電路板空間。其小巧的10 mm × 10 mm封裝，非常適合對空間要求苛刻的設計，如高密度數據采集板卡。

3. 優異的動態性能

• 信噪比（SNR）和無雜散動態范圍（SFDR）：在Nyquist頻率范圍內，SNR可達75 dBFS，SFDR可達90 dBc，能夠有效減少信號失真，提高信號質量。
• 微分非線性（DNL）和積分非線性（INL）：典型的DNL為±0.6 LSB，INL為±0.9 LSB，保證了轉換的準確性。
• 串擾：相鄰通道在10 MHz、?1 dBFS輸入時，串擾典型值為?90 dB，有效降低了通道間的干擾。

4. 靈活的接口和控制

• 串行LVDS接口：支持ANSI - 644標準，默認配置下即可提供高速、可靠的數據傳輸。同時，還具備低功耗、減少信號的選項（類似于IEEE 1596.3），可根據實際需求進行選擇。
• 串行端口控制：通過SPI接口，用戶可以靈活配置各種功能，如可編程時鐘和數據對齊、數字測試模式生成等。

5. 豐富的測試模式

內置多種數字測試模式，包括確定性和偽隨機模式，還支持用戶自定義測試模式。這些測試模式有助于在設計和調試階段快速驗證系統的性能和穩定性。

二、工作原理與內部結構

AD9249采用多級流水線架構，每個階段都有足夠的重疊來糾正前一階段的閃存誤差。量化后的輸出在數字校正邏輯中組合成最終的14位結果，然后通過串行器以14位輸出傳輸數據。這種架構允許第一級處理新的輸入樣本，而其余階段處理先前的樣本，實現了高效的轉換。

三、關鍵設計考慮因素

1. 模擬輸入

• 差分輸入電路：AD9249的模擬輸入是一個差分開關電容電路，能夠處理差分輸入信號，并支持較寬的共模范圍。為了獲得最佳性能，建議使用中電源的輸入共模電壓，以減少信號相關誤差。
• 輸入匹配和濾波：在輸入電路中，串聯小電阻可以減少驅動源輸出級注入的峰值瞬態電流。同時，在輸入的每個支路放置低Q電感或鐵氧體磁珠，可以降低模擬輸入的高差分電容，實現ADC的最大帶寬。此外，在輸入處放置差分電容或兩個單端電容可以提供匹配的無源網絡，形成低通濾波器，限制不需要的寬帶噪聲。

2. 電壓參考

AD9249內置了一個穩定準確的1.0 V電壓參考。用戶可以選擇使用內部參考或外部施加的1.0 V參考電壓。在使用內部參考時，需要注意負載對參考電壓的影響；使用外部參考時，可以提高ADC的增益精度和熱漂移特性。

3. 時鐘輸入

• 時鐘信號類型：AD9249的時鐘輸入可以是CMOS、LVDS、LVPECL或正弦波信號。為了獲得最佳性能，建議使用差分信號，并通過變壓器或電容進行交流耦合。
• 時鐘抖動：高速、高分辨率的ADC對時鐘輸入的質量非常敏感，時鐘抖動會導致SNR下降。因此，應選擇低抖動的時鐘源，并將時鐘驅動電源與ADC輸出驅動電源分開，以避免數字噪聲對時鐘信號的調制。
• 時鐘分頻和同步：AD9249內置了一個輸入時鐘分頻器，可以將輸入時鐘除以1到8的整數。通過外部SYNC輸入，可以同步時鐘分頻器，確保多個設備的時鐘分頻器對齊，實現同時輸入采樣。

4. 電源和功耗

• 電源供應：AD9249需要一個1.8 V的單電源供電，建議使用兩個獨立的1.8 V電源，分別為模擬部分（AVDD）和數字輸出部分（DRVDD）供電。同時，在電源輸入處使用多個不同頻率的去耦電容，以減少電源噪聲。
• 功耗管理：通過SPI接口，用戶可以將AD9249設置為多種功耗模式，如完全斷電模式和待機模式。在斷電模式下，ADC的功耗通常為2 mW，輸出驅動器處于高阻抗狀態。

四、數字輸出和時序

1. LVDS輸出

AD9249的差分輸出默認符合ANSI - 644 LVDS標準，也可以通過SPI切換到低功耗、減少信號的選項（類似于IEEE 1596.3）。LVDS輸出便于與定制ASIC和FPGA中的LVDS接收器接口，在嘈雜環境中具有出色的開關性能。

2. 輸出時鐘

提供兩種輸出時鐘：DCO±1和DCO±2用于時鐘輸出數據，其頻率為采樣時鐘的7倍；FCO±1和FCO±2用于信號新輸出字節的開始，其頻率等于采樣時鐘頻率。通過SPI可以調整DCO的相位，以優化系統時序。

3. 輸出數據格式

默認的輸出數據格式為二進制補碼，用戶也可以通過SPI將其更改為偏移二進制格式。此外，還可以通過SPI啟動12位串行流，以實現與低分辨率系統的兼容性。

五、SPI接口和配置

1. SPI功能

AD9249的SPI接口允許用戶通過結構化的寄存器空間配置轉換器的特定功能。用戶可以通過SPI訪問各種寄存器，實現電源模式設置、時鐘控制、偏移調整、測試模式設置等功能。

2. 配置方法

SPI接口由SCLK/DTP、SDIO/DFS、CSB1和CSB2四個引腳定義。SCLK用于同步數據的讀寫，SDIO用于數據的輸入和輸出，CSB1和CSB2用于啟用或禁用讀寫周期。在指令階段，傳輸一個16位的指令，隨后是數據，數據的長度由指令中的W0和W1位決定。

3. 注意事項

在需要轉換器全動態性能的時期，應確保SPI端口處于非活動狀態，以避免SPI信號的噪聲影響轉換器的性能。如果板上的SPI總線用于其他設備，可能需要在總線和AD9249之間提供緩沖器，以防止這些信號在關鍵采樣期間在轉換器輸入處發生轉換。

六、應用設計指南

1. 電源和接地

使用兩個獨立的1.8 V電源分別為模擬和數字部分供電，并在電源輸入處使用多個去耦電容。同時，使用單個PCB接地平面，并合理劃分PCB的模擬、數字和時鐘部分，以實現最佳性能。

2. 電路板布局

• 減少耦合：通過使跡線相互正交、增加跡線之間的距離、最小化面對面積等方法，減少跡線之間的電感耦合和電容耦合。
• 避免串擾：在路由輸入時，依次在電路板的頂部和底部（或其他層）交替輸入通道，確保通道之間的間距和隔離。
• 防止噪聲耦合：保持輸出過孔與輸入過孔之間的距離，將編碼時鐘跡線放置在頂部表面，避免輸出跡線與輸入跡線平行。

3. 時鐘穩定性

在AD9249上電時，需要一個穩定的時鐘。如果時鐘源不穩定，可能會導致狀態機中斷，ADC啟動在未知狀態。此時，可以通過使用寄存器0x08進行數字復位來解決。

4. VCM和參考去耦

將VCMx引腳通過0.1 μF電容接地，將VREF引腳通過一個低ESR的1.0 μF電容和一個低ESR的0.1 μF陶瓷電容并聯接地。

5. SPI端口

確保SPI端口在需要轉換器全動態性能的時期處于非活動狀態，以避免SPI信號的噪聲影響轉換器的性能。

七、總結

AD9249作為一款高性能的16通道14位65 MSPS ADC，具有低功耗、高集成度、優異的動態性能和靈活的接口控制等優點。在設計過程中，需要充分考慮模擬輸入、電壓參考、時鐘輸入、電源和功耗等關鍵因素，并遵循相應的設計指南，以確保系統的性能和穩定性。希望通過本文的介紹，能幫助電子工程師更好地了解和應用AD9249，為設計出更優秀的電子產品提供參考。

你在使用AD9249的過程中遇到過哪些問題？或者你對它的哪些特性最感興趣？歡迎在評論區分享你的經驗和想法。