在模電、高頻電子、EMC設(shè)計(jì)及PCB Layout中,“粗、短、直”是PCB走線的核心準(zhǔn)則,其本質(zhì)是通過優(yōu)化走線結(jié)構(gòu),減小寄生參數(shù)對信號傳輸?shù)挠绊懀绕溥m用于高頻信號,可有效避免波形畸變(如方波變鋸齒波),同時(shí)提升電路穩(wěn)定性和抗干擾能力。以下從原理層面詳細(xì)解析每一項(xiàng)要求的核心邏輯。
一、核心理論基礎(chǔ):導(dǎo)線的等效電路
任何PCB走線都并非理想導(dǎo)線,其等效電路可表示為電阻、寄生電感、寄生電容的串聯(lián)/并聯(lián)組合,公式如下:

其中:
?R:導(dǎo)線本身的直流電阻(由導(dǎo)線材質(zhì)、截面積、長度決定);
?L:導(dǎo)線的寄生電感(與走線長度、形狀密切相關(guān),電流變化時(shí)會(huì)產(chǎn)生感應(yīng)電動(dòng)勢,阻礙電流變化);
?C:導(dǎo)線的寄生電容(走線與地、相鄰走線之間形成的分布電容,會(huì)產(chǎn)生電容充放電效應(yīng));
?w=2πf:信號角頻率,為信號頻率,頻率越高,寄生電感和寄生電容的影響越顯著。
二、“短”的原理(高頻場景下最重要)
走線“短”是抑制寄生參數(shù)最核心的措施,核心邏輯是“縮短走線長度,減小寄生電感和寄生電容”,具體原理如下:
1.減小寄生電感
寄生電感的大小與走線長度近似成正比。高頻信號下,感抗會(huì)急劇增大,帶來兩個(gè)關(guān)鍵問題:
?信號邊沿變緩:寄生電感會(huì)阻礙電流的快速變化,導(dǎo)致高頻方波的上升沿、下降沿拖尾,原本陡峭的階躍信號變得平緩,進(jìn)一步加劇“方波變鋸齒波”的畸變;
?產(chǎn)生過沖與振鈴:電感與電路中的電容(結(jié)電容、寄生電容)形成LC振蕩回路,導(dǎo)致信號出現(xiàn)過沖、振鈴,破壞信號完整性。
2.減小寄生電容
寄生電容是走線與地、相鄰走線之間的分布電容,其大小同樣與走線長度近似成正比。額外的寄生電容會(huì)與電路中的電阻(如器件內(nèi)阻、負(fù)載電阻)形成新的RC回路,疊加PN結(jié)電容的積分效應(yīng),進(jìn)一步削弱高頻方波的邊沿,讓鋸齒波畸變更嚴(yán)重。
3.最小化信號回路面積(EMC關(guān)鍵)
高頻信號傳輸時(shí),會(huì)形成“信號走線-回流路徑”的閉合回路,走線越短,回路面積越小。回路面積越小,對外的電磁輻射(EMI)越小,同時(shí)抗外界電磁干擾(EMS)的能力越強(qiáng),避免干擾信號疊加到高頻方波上,進(jìn)一步保證信號質(zhì)量。
即:走線“短”的核心目的是減小寄生L和C,削弱RC積分、LC振蕩效應(yīng),保證高頻信號邊沿陡峭,避免波形畸變,同時(shí)優(yōu)化EMC性能。
三、“粗”的原理
走線“粗”的核心是“增大導(dǎo)線截面積”,從而減小電阻和高頻阻抗,提升信號傳輸效率,具體原理如下:
1.減小直流電阻
導(dǎo)線的直流電阻遵循公式:

?ρ:導(dǎo)線材質(zhì)的電阻率(PCB常用銅箔,電阻率固定);
?l:走線長度;
?S :導(dǎo)線截面積(與線寬、銅箔厚度成正比)。
走線越粗,截面積越大,直流電阻越小。這帶來兩個(gè)優(yōu)勢:一是減少信號傳輸過程中的電壓降,保證器件獲得穩(wěn)定的工作電壓;二是降低導(dǎo)線發(fā)熱,避免因發(fā)熱影響電路穩(wěn)定性;三是提升帶載能力,確保高頻信號能快速驅(qū)動(dòng)后級器件。
2.抑制高頻趨膚效應(yīng)
高頻信號傳輸時(shí),電流會(huì)集中在導(dǎo)線表面(即趨膚效應(yīng)),導(dǎo)線的有效導(dǎo)電截面積會(huì)減小,導(dǎo)致高頻阻抗增大。走線越粗,導(dǎo)線的表面積越大,趨膚效應(yīng)帶來的阻抗增加越不明顯,可有效降低高頻信號的傳輸損耗,保證信號幅度和波形完整性。
3.輕微減小寄生電感
在相同長度下,粗線的幾何結(jié)構(gòu)(寬度更大)會(huì)使單位長度的寄生電感略小于細(xì)線,雖然影響不如“短”明顯,但可進(jìn)一步優(yōu)化高頻阻抗,輔助抑制LC振蕩,避免信號畸變。
即:走線“粗”的核心目的是減小直流電阻和高頻趨膚效應(yīng)的影響,提升載流能力和高頻傳輸性能,為信號傳輸提供穩(wěn)定的通道。
四、“直”的原理
走線“直”的核心是“避免不必要的折彎”,保證信號傳輸路徑連續(xù)、阻抗一致,具體原理如下:
1.避免阻抗不連續(xù),減少信號反射
若走線出現(xiàn)直角、銳角折彎,折彎處的導(dǎo)線寬度會(huì)局部變大,導(dǎo)致寄生電容增大、阻抗突變。高頻信號遇到阻抗突變時(shí),會(huì)發(fā)生信號反射,反射信號與原信號疊加,會(huì)導(dǎo)致方波出現(xiàn)振鈴、過沖,邊沿變緩,加劇波形畸變(如鋸齒波更明顯)。而直線走線可保證阻抗均勻,避免反射現(xiàn)象。
2.保證最短路徑,呼應(yīng)“短”的要求
直線走線是兩點(diǎn)之間最短的路徑,可避免繞彎帶來的走線長度增加,本質(zhì)是間接實(shí)現(xiàn)“短”的要求,進(jìn)一步減小寄生L和C,抑制RC、LC效應(yīng)。
3.減小信號回路面積,優(yōu)化EMC
繞彎的走線會(huì)增大信號與回流路徑的閉合回路面積,導(dǎo)致電磁輻射增強(qiáng)、抗干擾能力下降;直線走線可最小化回路面積,降低EMI輻射,同時(shí)減少外界干擾對高頻信號的影響,保證信號質(zhì)量。
即:走線“直”的核心目的是保證阻抗均勻、路徑最短,減少信號反射和EMC干擾,輔助實(shí)現(xiàn)“短”的優(yōu)勢,避免波形畸變。
審核編輯 黃宇
-
pcb
+關(guān)注
關(guān)注
4411文章
23916瀏覽量
425452
發(fā)布評論請先 登錄
05. 如何在 Allegro 中沿著板子輪廓走線?| 芯巧Allegro PCB 設(shè)計(jì)小訣竅
03. 如何把 PCB 板上的線變成銅皮?| 芯巧Allegro PCB 設(shè)計(jì)小訣竅
MCU 的 3.3V 電源線走線有沒有問題?比如濾波電容的位置、走線長度這些是不是規(guī)范?
機(jī)房布線,上走線、下走線,哪個(gè)好?
PCB板雙面布局的DDR表底走線居然不一樣
PCB設(shè)計(jì)中的走線寬度與電流管理
PCB布局布線的相關(guān)基本原理和設(shè)計(jì)技巧
到底DDR走線能不能參考電源層啊?
AD7792電流源輸出在走線時(shí),如果走線過長,且走線很細(xì)10mil,會(huì)導(dǎo)致電流源大小衰減嗎?
別蒙我,PCB板上這幾對高速走線怎么看我都覺得一樣!
allegro軟件走線命令下參數(shù)不顯示如何解決
機(jī)柜配線架的走線方式
PCB走線“粗、短、直”的根本原理
評論