AD7177 - 2：32 位 Sigma - Delta ADC 的卓越之選

在電子設計領域，高精度、高性能的模數轉換器（ADC）是實現精準數據采集的關鍵組件。今天，我們就來深入探討一款備受矚目的 32 位 Sigma - Delta ADC——AD7177 - 2，看看它在硬件設計中能為我們帶來哪些驚喜。

文件下載：AD7177-2.pdf

一、AD7177 - 2 概述

AD7177 - 2 是一款專為低帶寬輸入設計的 32 位低噪聲、快速穩定、多路復用的 2/4 通道（全/偽差分）Σ - Δ 模數轉換器。它具有高達 10 kSPS 的最大通道掃描速率，輸出數據速率范圍從 5 SPS 到 10 kSPS，能夠滿足不同應用場景下對數據采集速度和精度的要求。

1. 主要特性

• 高分辨率輸出：提供 32 位數據輸出，確保了高精度的數據采集。
• 靈活的輸出速率：輸出速率范圍從 5 SPS 到 10 kSPS，可根據實際需求靈活調整。
• 快速穩定：通道掃描數據速率可達 10 kSPS/通道，穩定時間僅為 100 μs。
• 出色的性能指標：在不同輸出速率下，具有高噪聲無雜散位數，如在 10 kSPS 時為 19.1 位，2.5 kSPS 時為 20.2 位，5 SPS 時為 24.6 位；積分非線性（INL）低至 ±1 ppm of FSR。
• 用戶可配置輸入通道：支持 2 個全差分通道或 4 個單端通道，滿足多樣化的輸入需求。
• 集成關鍵組件：集成了真正的軌到軌模擬和參考輸入緩沖器、片上 2.5 V 參考（±2 ppm/°C 漂移）、內部或外部時鐘等，減少了外部組件數量，簡化了設計。

2. 應用領域

AD7177 - 2 的高性能使其在多個領域得到廣泛應用，包括過程控制（PLC/DCS 模塊）、溫度和壓力測量、醫療和科學多通道儀器、色譜分析等。

二、技術細節剖析

1. 電源供應

AD7177 - 2 擁有三個獨立的電源：AVDD1、AVDD2 和 IOVDD。AVDD1 為交叉點多路復用器和集成的模擬及參考輸入緩沖器供電，可采用單 5 V 電源或 ±2.5 V 分裂電源；AVDD2 為內部 1.8 V 模擬 LDO 穩壓器供電，范圍為 2 V 到 5.5 V；IOVDD 為內部 1.8 V 數字 LDO 穩壓器供電，范圍為 2 V 到 5.5 V。電源供應無需特定的順序，但在所有電源穩定后，需要對設備進行復位。

2. 數字通信

采用 3 或 4 線 SPI 接口，兼容 QSPI?、MICROWIRE? 和 DSPs。接口工作在 SPI 模式 3，SCLK 空閑時為高電平，下降沿為驅動沿，上升沿為采樣沿。通過通信寄存器控制對 ADC 完整寄存器映射的訪問，所有通信從寫入通信寄存器開始。

3. 配置靈活性

AD7177 - 2 具有高度的配置靈活性，用戶可以根據需求對通道、設置、濾波器等進行個性化配置。

• 通道配置：擁有四個獨立通道和四個獨立設置，用戶可以選擇任意模擬輸入對和設置，實現每個通道的獨立配置。
• 設置配置：每個設置由設置配置寄存器、濾波器配置寄存器、增益寄存器和偏移寄存器組成，可選擇輸出編碼（單極性或雙極性）、參考源（內部或外部）、輸入緩沖器的啟用或禁用等。
• 濾波器配置：提供三種靈活的濾波器選項，包括 Sinc5 + Sinc1 濾波器、Sinc3 濾波器和增強型 50 Hz 和 60 Hz 抑制濾波器，可根據不同的應用需求優化噪聲、穩定時間和抑制性能。

4. 操作模式

• 連續轉換模式：默認上電模式，ADC 連續轉換，每次轉換完成時狀態寄存器中的 RDY 位變低。
• 連續讀取模式：無需在讀取 ADC 數據前寫入通信寄存器，數據只能讀取一次，需確保在下次轉換完成前讀取數據。
• 單轉換模式：執行單次轉換，轉換完成后進入待機模式。
• 待機和掉電模式：待機模式下大部分模塊斷電，LDO 保持活動；掉電模式下所有模塊斷電，寄存器內容丟失。
• 校準模式：支持內部零刻度校準、系統零刻度校準和系統滿刻度校準三種模式，可消除偏移和增益誤差。

三、性能分析

1. 噪聲性能

通過表 6 和表 7 可以看出，AD7177 - 2 在不同輸出數據速率和濾波器下具有良好的噪聲性能。例如，在使用 Sinc5 + Sinc1 濾波器且輸入緩沖器禁用時，5 SPS 輸出數據速率下的有效分辨率可達 27.3 位，峰 - 峰分辨率為 24.6 位。

2. 抑制性能

• 電源抑制比（PSRR）：在 AVDD1、AVDD2、VIN = 1 V 時，PSRR 可達 95 dB。
• 共模抑制比（CMRR）：在 DC 時為 95 dB，在 50 Hz 和 60 Hz 時可達 120 dB。
• 正常模式抑制比：在 50 Hz ± 1 Hz 和 60 Hz ± 1 Hz 時，內部時鐘下 20 SPS ODR 為 71 - 90 dB，外部時鐘下為 85 - 90 dB。

四、設計建議

1. 接地和布局

由于 AD7177 - 2 具有高分辨率和低噪聲特性，在設計 PCB 時需要特別注意接地和布局。應將模擬和數字部分分開，采用最小蝕刻技術的接地平面，確保所有返回電流路徑盡可能靠近電流到達目的地的路徑。避免在器件下方運行數字線路，使用寬電源跡線以降低電源線上的干擾。同時，對所有電源引腳進行良好的去耦處理。

2. 時鐘源選擇

AD7177 - 2 可選擇內部振蕩器、外部晶體或外部時鐘源作為采樣時鐘。默認使用內部振蕩器，精度為 ±2.5%。如果需要更高精度和更低抖動的時鐘源，可選擇外部晶體。但外部晶體電路對 SCLK 邊緣敏感，需要進行經驗測試以確保正確操作。

3. 校準

為了獲得最佳性能，建議進行校準操作。校準可以消除 ADC 的偏移和增益誤差，提高測量的準確性。在進行校準時，需要注意校準模式的選擇和校準過程中的輸入條件。

五、總結

AD7177 - 2 以其高分辨率、快速穩定、靈活配置等特性，成為低帶寬輸入應用中模數轉換的理想選擇。無論是在工業控制、醫療儀器還是科學研究等領域，它都能為我們提供精準的數據采集解決方案。在實際設計中，我們需要根據具體的應用需求，合理選擇電源、時鐘源、濾波器等參數，并注意接地和布局，以充分發揮 AD7177 - 2 的性能優勢。你在使用類似 ADC 時遇到過哪些挑戰呢？歡迎在評論區分享你的經驗和見解。