探秘AD5680：18位nanoDAC的卓越性能與應用

在電子設計領域，數模轉換器（DAC）扮演著至關重要的角色。今天，我們將深入探討Analog Devices公司的AD5680，一款具有高性能和廣泛應用前景的18位nanoDAC。

文件下載：AD5680BCPZ-1RL7.pdf

一、AD5680概述

AD5680是nanoDAC家族的一員，是一款單通道、18位緩沖電壓輸出的數模轉換器。它采用4.5V至5.5V單電源供電，具備18位單調性，能夠提供高精度的模擬輸出。其顯著特點包括：

1. 高分辨率：擁有18位的分辨率，可實現精細的模擬輸出。
2. 高精度：保證12位的精度，滿足對精度要求較高的應用場景。
3. 小封裝：采用微小的8引腳SOT - 23封裝，節省電路板空間，適合對空間要求嚴格的設計。
4. 低功耗：正常工作時功耗低，在5V電源下典型功耗僅為1.6mW，非常適合便攜式電池供電設備。
5. 上電復位功能：可選擇上電復位至零刻度（AD5680 - 1）或中間刻度（AD5680 - 2），確保系統上電時DAC輸出處于已知狀態。
6. 靈活的接口：采用3線串行接口，兼容SPI、QSPI、MICROWIRE和DSP接口標準，最高時鐘速率可達30MHz，方便與各種微處理器連接。
7. 軌到軌輸出：片上精密輸出放大器支持軌到軌輸出擺幅，輸出電壓范圍為0V至(V_{DD})。
8. SYNC中斷功能：提供SYNC中斷機制，可靈活控制數據寫入過程。
9. 寬溫度范圍：工作溫度范圍為 - 40°C至 + 105°C，適應各種惡劣環境。

二、技術參數分析

（一）靜態性能

1. 分辨率：18位分辨率確保了輸出的高精度和細膩度。
2. 相對精度：B級的相對精度在±32至±64 LSB之間。
3. 差分非線性（DNL）：在50Hz系統帶寬下，DNL為±1 LSB；在300Hz系統帶寬下，DNL為±2 LSB，保證了輸出的單調性。
4. 零碼誤差：當DAC寄存器加載全0代碼時，零碼誤差最大為10mV。
5. 滿量程誤差：加載全1代碼時，滿量程誤差為 - 0.2%至 - 1% FSR。
6. 偏移誤差：最大為±10mV。
7. 增益誤差：最大為±1.5% FSR。
8. 零碼誤差漂移：為±2μV/°C。
9. 增益溫度系數：為±2.5 ppm/°C。
10. 直流電源抑制比（PSRR）：在DAC代碼為中間刻度、(V_{DD}=5V ± 10%)時，PSRR為 - 100dB。

（二）輸出特性

1. 輸出電壓范圍：0V至(V_{DD})。
2. 輸出電壓建立時間：對于1/4至3/4量程變化，建立到±8 LSB的時間為80至85μs。
3. 壓擺率：為1.5V/μs。
4. 容性負載穩定性：在(R_{L}=∞)時，可穩定驅動2nF的容性負載。
5. 輸出噪聲譜密度：在(R_{L}=2kΩ)、DAC代碼為中間刻度、10kHz時，為10 - 80nV/√Hz。
6. 輸出噪聲（0.1Hz至10Hz）：在DAC代碼為中間刻度時，為25μV p - p。
7. 總諧波失真（THD）：在(V_{REF}=2V ± 300mV p - p)、(f = 200Hz)時，為 - 80dB。
8. 數模毛刺脈沖：在主要進位附近1 LSB變化時，為5nV - s。
9. 數字饋通：為0.2nV - s。
10. 直流輸出阻抗：為0.5Ω。
11. 短路電流：在(V_{DD}=5V)時，為30mA。

（三）參考輸入

1. 參考電流：為40至75μA。
2. 參考輸入范圍：為0.75V至(V_{DD})。
3. 參考輸入阻抗：為125kΩ。

（四）邏輯輸入

輸入電流、輸入低電壓、輸入高電壓和引腳電容等參數在(V_{DD}=5V)時都有明確規定。

（五）電源要求

在正常模式下，(V_{DD})為4.5V至5.5V，電流為325至450μA。

（六）電源效率

在(I{LOAD}=2mA)、(V{DD}=5V)時，(I{OUT}/I{DD})為85%。

（七）時序特性

對SCLK周期時間、高電平時間、低電平時間，以及SYNC與SCLK的各種時間關系都有嚴格要求，確保數據的正確傳輸。

（八）絕對最大額定值

對(V{DD})、(V{OUT})、(V{FB})、(V{REF})等引腳的電壓范圍，以及工作溫度、存儲溫度、結溫、功耗等都有明確的限制，使用時需嚴格遵守，避免損壞器件。

三、工作原理

（一）DAC部分

AD5680采用CMOS工藝制造，其架構由一個電阻串DAC和一個輸出緩沖放大器組成。輸入編碼為直二進制，理想輸出電壓由公式(V{OUT}=V{REF}×(D / 262,144))計算，其中D為加載到DAC寄存器的二進制代碼的十進制等效值，范圍從0到262,143。

（二）電阻串

電阻串由一系列阻值為R的電阻組成，加載到DAC寄存器的代碼決定了從電阻串的哪個節點提取電壓并輸入到輸出放大器。由于是電阻串結構，保證了單調性。

（三）輸出放大器

輸出緩沖放大器能夠產生軌到軌的輸出電壓，輸出范圍為0V至(V{DD})。其增益為2，通過反饋路徑中的50kΩ電阻分壓器網絡實現。輸出放大器的反相輸入可供用戶使用，支持遠程傳感，正常工作時(V{FB})引腳必須連接到(V_{OUT})。它可以驅動2kΩ與1000pF并聯到地的負載，壓擺率為1.5V/μs，1/4至3/4滿量程建立時間為10μs。

（四）插值器架構

AD5680包含一個16位DAC和一個內部時鐘發生器及插值器。通過插值器將16位DAC產生的1 LSB步長的電壓細分，將分辨率提高到18位。18位輸入代碼分為16位DAC代碼和2位插值器代碼，插值器代碼決定了切換的占空比，從而確定18位代碼的電平。

（五）串行接口

采用3線串行接口（SYNC、SCLK和DIN），兼容多種接口標準。寫序列從將SYNC線拉低開始，數據在SCLK的下降沿時鐘輸入到24位移位寄存器。串行時鐘頻率最高可達30MHz，在第24個下降沿，最后一位數據時鐘輸入并執行編程功能。SYNC線在下次寫序列前必須拉高至少33ns。

（六）輸入移位寄存器

輸入移位寄存器為24位，前兩位為無關位，DB21和DB20為保留位應設為0，接下來的18位為數據位，后面還有兩位無關位，這些數據在SCLK的第24個下降沿傳輸到DAC寄存器。

（七）SYNC中斷

在正常寫序列中，SYNC線應保持低電平至少24個SCLK下降沿，DAC在第24個下降沿更新。若SYNC在第24個下降沿之前拉高，則作為寫序列的中斷，移位寄存器復位，寫序列無效。

（八）上電復位

AD5680家族包含上電復位電路，AD5680 - 1上電輸出為0V，AD5680 - 2上電輸出為中間刻度，直到對DAC進行有效寫序列操作。

四、微處理器接口

（一）與Blackfin ADSP - BF53x接口

通過SPORT0連接，DT0PRI驅動AD5680的DIN引腳，TSCLK0驅動SCLK，SYNC由TFS0驅動。

（二）與68HC11/68L11接口

68HC11/68L11的SCK驅動AD5680的SCLK，MOSI輸出驅動DAC的串行數據線，SYNC信號由端口線（PC7）提供。

五、應用領域

1. 閉環過程控制：高精度和穩定性使其能夠精確控制過程變量，實現閉環反饋控制。
2. 低帶寬數據采集系統：可將數字信號轉換為模擬信號，用于數據采集和處理。
3. 便攜式電池供電儀器：低功耗和小封裝特性使其成為便攜式設備的理想選擇。
4. 增益和偏移調整：能夠精確調整增益和偏移，提高系統的性能。
5. 精密設定點控制：可實現對設定點的精確控制，滿足高精度控制需求。

六、總結

AD5680以其高分辨率、高精度、低功耗、小封裝等優點，在眾多應用領域展現出卓越的性能。電子工程師在設計過程中，可根據具體需求充分發揮其特性，實現高效、穩定的數模轉換。同時，在使用過程中要嚴格遵守其技術參數和工作條件，確保設備的正常運行。大家在實際應用中是否遇到過類似DAC的使用問題呢？歡迎在評論區分享交流。